


บทที่ 3

เอฟพีจีเอ

ในด้านของอุตสาหกรรมอิเล็กทรอนิกส์มีความก้าวหน้ามากขึ้นจากเดิม เป็นผลให้เกิดการพัฒนาความสามารถของอุปกรณ์ต่างๆ มากมาย ซึ่งสามารถลดค่าใช้จ่ายต่างๆ ลดการสิ้นเปลืองพลังงาน และลดขนาดของอุปกรณ์ลง แต่ในขณะเดียวกันก็ได้ทำการเพิ่มประสิทธิภาพและระดับความน่าเชื่อถือของอุปกรณ์ให้สูงขึ้นด้วย

นักออกแบบอุปกรณ์ทางด้านดิจิทัลได้พิจารณาถึงการผลิตโดยทำการเพิ่มความหนาแน่นและจำนวนของฟังก์ชันลอจิก (Logic Function) ให้เหมาะสม ซึ่งผลิตเป็นปริมาณมาก และทำการผลิตวงจรรวม (ASIC: Application Specific Integrated Circuit) ขึ้น โดยแบ่งวงจรรวมตามการสร้างออกได้เป็น 2 ชนิด คือ

- Field Programmable
- Mask Programmable



รูปที่ 3-1: ผังการแบ่งกลุ่มของวงจรรวม ASIC


3.1 Field Programmable

ผู้ใช้งานสามารถออกแบบและสร้างวงจรที่ต้องการใช้ได้เลย โดยไม่ต้องไปโรงงานเพื่อผลิต และในปัจจุบันนี้มีเครื่องมือที่ใช้ช่วยในการออกแบบและสร้างวงจรที่มีความสามารถสูง ตั้งแต่ขั้นตอนการออกแบบ การจำลองการทำงาน จนถึงการจัดสร้างวงจรลงในอุปกรณ์ ซึ่งอุปกรณ์ Field programmable สามารถหาซื้อได้ง่าย เป็นผลให้การสร้างวงจรอิเล็กทรอนิกส์จนถึงระบบไมโครโพรเซสเซอร์ หันมาใช้อุปกรณ์จำพวกนี้เป็นอุปกรณ์ประกอบในวงจรแทนอุปกรณ์ย่อยๆ แยกชิ้น (Discrete component) กันมากขึ้น

3.1.1 พีแอลดี (PLD: Programmable Logic Device)

ภายในอุปกรณ์พีแอลดีถูกเตรียมเป็นวงจรพื้นฐานทางด้านลอจิกต่อกันอยู่เป็นกลุ่มมีทั้ง วงจรคอมบิเนชัน (Combination) และซีควเอนต์เชียล (Sequential) อุปกรณ์พีแอลดีทุกชนิดล้วนมี หลักการพื้นฐานของวงจรภายในที่เหมือนกัน โดยมีวงจรหลักเป็นวงจรคอมบิเนชันที่ให้ผลเป็น ผลคูณรวมบวก (Sum of product) ซึ่งประกอบไปด้วยชุดของแอนด์เกตที่ต่อร่วมกับออคเกต

การโปรแกรม คือ การเลือกจะทำให้มีการต่ออินพุตภายในของแอนด์เกตกับสัญญาณอิน พุตใดบ้าง อินพุตต่างๆของอุปกรณ์ทุกตัว จะถูกต่อผ่านฟิวส์เข้ากับแหล่งสัญญาณ ซึ่งถ้าไม่ ต้องการใช้สัญญาณใด จะตัดฟิวส์ทำให้สามารถโปรแกรมได้ครั้งเดียว



รูปที่ 3-2: วงจรพื้นฐานของอุปกรณ์พีแอลดีซึ่งอยู่ในรูปผลคูณรวมบวก

3.1.2 แอลซีเอ (LCA: Logic Cell Array)

อุปกรณ์ชนิดนี้ถูกสร้างเป็นอาร์เรย์ที่ประกอบด้วยเกตจำนวน 1,200 – 1,800 เกต มี ลักษณะของสถาปัตยกรรมที่ใกล้เคียงกับเกตอาร์เรย์ (Gate Array) โดยใช้โปรเซสแบบซีมอส 1.6 ไมครอนชั้นโลหะคู่ (CMOS 1.6 microns double-layer metal) สามารถโปรแกรมและลบได้โดยใช้กระแสไฟฟ้า (Static RAM based) ภายในจัดเรียงเป็นเมทริกซ์ (Matrix) ของลอจิกเซลล์ (Logic Cell) ล้อมรอบด้วยอินพุต เอาต์พุตเซลล์ แต่ปัจจุบันได้พัฒนามาเป็น เอฟพีจีเอ (FPGA: Filed Programmable Gate Array) ซึ่งมีประสิทธิภาพความจุของเกตสูงมากขึ้น โดยสร้างออกมาเป็นอนุกรม (Series) ต่างๆ เช่น ตระกูล XC3000 และตระกูล XC4000 เป็นต้น

3.1.3 เอฟพีจีเอ (FPGA: Field Programmable Gate Array)

เป็นอุปกรณ์ที่พัฒนาต่อจากอุปกรณ์แอลซีเอของบริษัทไซริงซ์ (XILINX Inc.) ซึ่ง สามารถจะกำหนดฟังก์ชันการทำงานได้ตามความต้องการของผู้ใช้โดยผ่านการกำหนดฟังก์ชัน การทำงานของวงจร และเนื่องจากเอฟพีจีเอมีประสิทธิภาพการทำงานและปริมาณความหนา แน่นของเกตสูง ดังนั้นการออกแบบวงจรโดยใช้เอฟพีจีเอจึงสามารถออกแบบและทดสอบเสร็จ ภายในเวลาเพียง 2-3 วันเท่านั้น และการเปลี่ยนแปลงแก้ไข ก็ใช้เวลาไม่นาน ซึ่งประหยัดค่าใช้จ่ายเป็นอย่างมาก เพราะได้ลดความเสี่ยงในการที่จะต้องแก้ไขตัววงจร การเลื่อนเวลาการออก ผลิตภัณฑ์ และลดค่าเอ็นอาร์อี (NRE: Non-Recurring Engineering cost) ลงไปด้วย

3.2 Mark Programmable

สำหรับการใช้งานวงจรรวม ASIC ในเชิงพาณิชย์นั้น จำเป็นต้องใช้วงจรรวม ASIC แบบ Mark programmable เนื่องจากว่า หากมีปริมาณการผลิตที่สูงเป็นหมื่นตัวนั้น จะมีราคาต้นทุนต่ำกว่าแบบ Field Programmable ดังนั้น การใช้งานวงจรรวมแบบ Mark Programmable จึงมีบทบาทสำคัญในการผลิตสินค้าอิเล็กทรอนิกส์ในเชิงพาณิชย์อย่างมากในปัจจุบัน

3.3 เทคโนโลยีของเอฟพีจีเอ

เป็นชิปที่สามารถทำการโปรแกรมได้ โดยการกำหนดจุดเชื่อมต่อเพื่อสร้างจุดเชื่อมต่อภายในเพื่อประกอบเป็นวงจรได้ตามต้องการ ซึ่งสามารถแบ่งลักษณะของจุดเชื่อมต่อได้ดังนี้

1. Physical Changing

- Fused คือ สามารถโปรแกรมได้เพียงครั้งเดียว หลังจากโปรแกรมแล้ว จุดเชื่อมต่อจะขาดจากกัน
- Anti-fused คือ สามารถโปรแกรมได้เพียงครั้งเดียว หลังจากโปรแกรมแล้ว จุดเชื่อมต่อจะต่อถึงกัน

2. Memory-Based เป็นการใช้นหน่วยความจำเป็นตัวเก็บข้อมูล เพื่อควบคุมจุดเชื่อมต่อต่างๆ

- ROM based คือ สามารถโปรแกรมได้หลายครั้ง ซึ่งข้อมูลจะคงอยู่ได้โดยไม่ต้องใช้ไฟเลี้ยง มีความจุต่ำ ส่วนใหญ่ไม่เกิน 20,000 เกต
- RAM based คือ สามารถโปรแกรมได้ตลอดไม่จำกัด แต่จำเป็นที่จะต้องใช้ไฟเลี้ยง มีความจุสูง ประมาณ 10,000 – 1,000,000 เกต

เหตุผลที่สามารถทำการออกแบบเอฟพีจีเอได้ง่ายและรวดเร็ว เพราะ

- ไม่ต้องรู้โครงสร้างของชิป เพียงแค่ทำการออกแบบลอจิกที่ต้องการเท่านั้น
- ใช้ภาษาเอชดีแอล (HDL) ในการออกแบบ หรือใช้ซอฟต์แวร์ มากำหนดลักษณะการทำงาน โดยภาษาที่เป็นที่นิยมใช้กันมากที่สุด คือ ภาษาวีเอชดีแอล ซึ่งสามารถทำให้ใช้ได้กับชิปทุกค่าย
- สามารถโปรแกรมให้ชิปทำงานได้โดยตรง โดยไม่จำเป็นต้องถอดตัวชิปออกมาข้างนอก หรือจะใช้เป็นบอร์ดโปรแกรมมาทำงานก็ได้ และสามารถทำการโปรแกรมได้หลายครั้ง ทำให้สามารถพัฒนาและปรับปรุงความมีประสิทธิภาพได้ง่าย
- IC FPGA ที่นิยมใช้และพหุหาได้ ในบ้านเรา มีอยู่ 2 ค่ายใหญ่ด้วยกัน คือ ALTERA กับ XILINX

เนื่องจากโครงงานชิ้นนี้ ได้ใช้เฟิร์มแวร์ตระกูล XC4000 มาเป็นอุปกรณ์ในส่วนของฮาร์ดแวร์ (Hardware) ดังนั้น จึงจะขอกล่าวถึงเฟิร์มแวร์ตระกูล XC4000 ให้ทราบ


3.4 สถาปัตยกรรมภายในของเฟิร์มแวร์ตระกูล XC4000

เฟิร์มแวร์เป็นชิปที่มีสนามวงจรมหาศาลอยู่ภายใน มีความเร็วสูง และมีสถาปัตกรรมการออกแบบคล้ายซีพีแอลดี (CPLD: Complex Programmable Logic Device) แต่มีส่วนประกอบที่ซับซ้อนและมีประสิทธิภาพมากกว่า โดยสามารถนำเฟิร์มแวร์มาใช้และออกแบบวงจรต่างๆได้ตามที่เราต้องการโดยกระทำการผ่านโปรแกรมที่ใช้ในการออกแบบ ซึ่งสามารถทำได้ง่าย ดังนั้น เฟิร์มแวร์จึงเหมาะสมสำหรับการออกแบบวงจรเป็นอย่างมาก

สถาปัตยกรรมภายในของเฟิร์มแวร์ สามารถแบ่งออกเป็น 3 ส่วน คือ

- ซีแอลบี (CLB: Configuration Logic Block)
- ไอโอบี (IOB: Input/Output Block) และ
- การเชื่อมต่อภายใน (Interconnect)

ภายในสถาปัตยกรรมของเฟิร์มแวร์ จะมีลักษณะเป็นตารางลอจิกบล็อก (Logic Block) และล้อมรอบไปด้วยบล็อกของไอโอ (I/O Block) และการเชื่อมต่อระหว่างซีแอลบี กระทำโดยผ่านช่องว่างระหว่างแถวและคอลัมน์ (Column)




รูปที่ 3-3: วงจรพื้นฐานภายในเฟิร์มแวร์

อุปกรณ์แอลซีเอทำงานได้โดยใช้ Program-driven logic device ซึ่งทำหน้าที่เป็นตัวระบุการทำงานของทั้ง 3 ส่วน ซึ่งค่าต่างๆได้ถูกกำหนดไว้ในโปรแกรมคอนฟิกูเรชัน (Configuration Program) หรือเก็บไว้ในอีพროม ซึ่งอยู่ภายในแอลซีเอ โดยแอลซีเอจะเริ่มต้นทำงานเมื่อตัวโปรแกรมถูกโหลดเข้าสู่แอลซีเอแล้ว

ประสิทธิภาพของแอลซีเอถูกกำหนดโดยความเร็วของโลจิก ส่วนประกอบของหน่วยความจำ และการโปรแกรมการเชื่อมต่อต่างๆ

- ซีแอลบี


แต่ละตัวประกอบด้วยหน่วยของคอมบิเนชันโลจิก (Combination Logic) ที่สามารถโปรแกรมได้ โดยสามารถนำมาใช้สร้างวงจรทางด้านฟังก์ชันบูลีน (Boolean Function) ของอินพุตได้ และรีจิสเตอร์ (Register) ที่ทำหน้าที่เก็บข้อมูล ซึ่งรับค่าจากส่วนคอมบิเนชัน (Combination) หรือรับค่าโดยตรงจากเอาต์พุตของซีแอลบี



รูปที่ 3-4: ผังวงจรภายในของซีแอลบีของเอฟพีจีเอตระกูล XC4000

- ไอโอบี


เป็นส่วนที่ติดต่อกับวงจรภายนอกของแอลซีเอ ซึ่งมาจากส่วนของอุปกรณ์อินพุต และเอาต์พุตที่สามารถโปรแกรมได้ (Programmable I/O device) โดยแต่ละตัวโปรแกรมได้อย่างอิสระ สามารถให้เป็นอินพุตและเอาต์พุตแบบ 3 สถานะ หรือไอโอ (I/O: Input/Output) แบบสองทิศทางก็ได้ โดยอินพุตสามารถโปรแกรมให้รู้จักทั้งระดับสัญญาณทีทีแอล (TTL) และซีมอสเทรคโฮลของไอโอบี ซึ่งแต่ละตัวล้วนมีฟลิปฟล็อป (flip-flop) ที่สามารถใช้เป็นบัฟเฟอร์ (Buffer) สำหรับอินพุตและเอาต์พุตได้



รูปที่ 3-5: พังวงจรภายในของไอโอบีของเอฟพีจีเอตระกูล XC4000

- การเชื่อมต่อภายใน

การเชื่อมต่อภายในแอลซีเอ ประกอบด้วยเน็ตเวิร์ค (Network) 2 ทิศทาง คือ ทางแถว และทางคอลัมน์ ซึ่งวางอยู่ระหว่าง CLB programmable switch และจะทำการเชื่อมต่ออินพุตและเอาต์พุตของไอโอบี และซีแอลบีที่จุดเชื่อมต่อร่วมระหว่างแถวกับคอลัมน์ ซึ่งสามารถสลับสัญญาณจากเส้นทางไปยังส่วนต่างๆได้



รูปที่ 3-6: พังการเชื่อมต่อภายในของเอฟพีจีเอตระกูล XC4000

3.5 คุณสมบัติของเอฟพีจีเอตระกูล XC4000

1. เป็นอุปกรณ์รุ่นที่ 3 ของเอฟพีจีเอ
 - มีฟลิปฟล็อปจำนวนมาก
 - การผลิตฟังก์ชันการทำงานมีความยืดหยุ่นสูง
 - มีจำนวนเกตภายใน 2,000 – 10,000 เกต
 - เพิ่มความสามารถพิเศษของรีจิสเตอร์ และ ไอโอ
 - มีค่าแฟนเอาต์ (fan-out) สูง
 - มีบัส (Bus) ภายใน 3 สถานะ
 - สามารถทำงานได้กับสัญญาณทีทีแอล และซีมอส
 - มีออสซิลเลเตอร์แอมพลิฟายเออร์ (Oscillator Amplifier) ภายใน
 - มีแรมความเร็วสูงอยู่ภายใน (< 25 ns)
 - ใช้กับงานที่มีความเร็วสูง (ใช้งานได้ที่ความถี่ 70/ 100/ 125 MHz)
 - มี Wide edge decoder
 - เส้นทางการเชื่อมต่อ (Interconnect line) เป็นแบบลำดับชั้น
 - มีการกระจายกำลังของสัญญาณต่ำ
2. มีสถาปัตยกรรมภายในที่ยืดหยุ่น
 - มีโลจิกบล็อกและไอโอบล็อกที่สามารถโปรแกรมได้
 - มีการเชื่อมต่อภายในและ Wide decoder ที่โปรแกรมได้
3. ทำกระบวนการซับไมครอน (Sub-Micron) ชนิดซีมอสได้
 - มีโลจิกและการเชื่อมต่อภายในที่มีความเร็วสูง
 - ใช้พลังงานต่ำ
4. คุณลักษณะทาง System-Orient
 - รองรับมาตรฐาน IEEE 1149.1 ในการทำ boundary-scan logic
 - สามารถโปรแกรมค่า Output slew rate ได้
 - สามารถโปรแกรมอินพุตให้มีลักษณะพูลอัพ (Pull-up) หรือพูลดาวน์ (Pull-down) รีจิสเตอร์ได้
 - ให้กระแสเอาต์พุตได้ตั้งแต่ 12 – 24 มิลลิแอมป์ (milli - amp) ซึ่งขึ้นอยู่กับแต่ละรุ่น
5. สามารถทำการโหลดเอาต์พุตเพิ่มข้อมูลประเภทไบนารี (Binary) ได้
 - ไม่จำกัดจำนวนครั้งในการโปรแกรมซ้ำ
 - มีโหมดในการโปรแกรมให้เลือก 6 โหมด
6. มีโปรแกรมช่วยพัฒนา คือ Foundation series
 - สามารถติดต่อกับโปรแกรมอื่นๆได้ เช่น Viewlogic ,Mentor Graphic และOrCAD เป็นต้น

- มีโปรแกรมการวางและเชื่อมโยงอุปกรณ์ภายในแบบอัตโนมัติ (Automatic place and routing) ที่ครบสมบูรณ์
- มี Interactive Design Editor ที่ใช้สำหรับการทำ Optimization
- มี 288 มาโคร (macro) 34 ฮาร์ดมาโคร (hard-macro) และแรม/ รอมคอมไพเลอร์ (RAM/ ROM Compiler)

Device	Max Logic Gate (No RAM)	Max RAM Bits (No Logic)	Typical Gate Range (Logic and RAM)*	CLB Matrix	Total Logic Blocks	Number of Flip-Flops	Max Decode Input per Side	Max User I/O
XC4003E	3,000	3,200	2,000 – 5,000	10x10	100	360	30	80
XC4005E/L	5,000	6,272	3,000 – 9,000	14x14	196	616	42	112
XC4006E	6,000	8,192	4,000 – 12,000	16x16	256	768	48	128
XC4008E	8,000	10,368	6,000 – 15,000	18x18	324	936	54	144
XC4010E/L	10,000	12,800	7,000 – 20,000	20x20	400	1,120	60	100
XC4013E/L	13,000	18,432	10,000 – 30,000	24x24	576	1,536	75	192
XC4020E	20,000	25,088	13,000 – 40,000	28x28	784	2,016	84	224
XC4025E	25,000	32,768	15,000 – 45,000	32x32	1,024	2,560	96	256
XC4028EX/XL	28,000	32,768	18,000 – 50,000	32x32	1,024	2,560	96	256
XC4036EX/XL	36,000	41,472	22,000 – 65,000	36x36	1,296	3,168	106	288
XC4044EX/XL	44,000	51,200	27,000 – 80,000	40x40	1,600	3,840	120	320
XC4052XL	52,000	61,952	33,000 – 100,000	44x44	1,936	4,576	132	352
XC4062XL	62,000	73,728	40,000 – 130,000	48x48	2,304	5,376	144	384
Larger Devices Available in the First Half of 1997								

* Max value of Typical Gate Range Include 20 – 30% of CLBs used as RAM

ตารางที่ 3-1: รายละเอียดของอุปกรณ์ภายในของเอฟพีจีเอตระกูล XC4000

3.6 การโปรแกรมเอฟพีจีเอตระกูล XC4000

คือ กระบวนการในการโหลดข้อมูลในโปรแกรมไปยังแอลซีเอ เพื่อกำหนดหน้าที่การทำงานในแต่ละบล็อกภายใน และการเชื่อมต่อต่างๆ ซึ่งเอฟพีจีเอตระกูล XC4000 จะต้องใช้ข้อมูลเกี่ยวกับการโปรแกรมประมาณ 350 บิตต่อซีแอลบี โดยแต่ละบิตจะบอกถึงสถานะของหน่วยความจำสแตติก (Static) ที่ควบคุมตารางฟังก์ชัน (Function table bit) และลักษณะการมัลติเพล็กซ์ (Multiplex) อินพุต หรือการเชื่อมต่อกันระหว่างทรานซิสเตอร์ (Transistor)


เอฟพีจีเอ ในตระกูล XC4000 มีโหมดการโปรแกรม 6 โหมด ซึ่งแต่ละโหมดจะถูกกำหนดโดย บิต M0 M1 และ M2

Mode	M2	M1	M0	Clock	Data
Master Serial	0	0	0	Output	Bit-serial
Slave Serial	1	1	1	Input	Bit-serial
Master Parallel up	1	0	0	Output	Byte-Wide, 00000
Master Parallel down	1	1	0	Output	Byte-Wide, 3FFFF
Peripheral Synch.	0	1	1	Input	Byte-Wide
Peripheral Asynch.	1	0	1	Output	Byte-Wide

ตารางที่ 3-2: โหมดการโปรแกรม 6 โหมดของเอฟพีอีเอ ตระกูล XC4000

1. โหมดหลัก (Master modes)

ตัวแอลซีเอ จะทำการโหลดค่าโครงสร้างที่กำหนดไว้ (Configuration data) จากหน่วยความจำภายนอกเข้ามาโดยอัตโนมัติ




รูปที่ 3-7: ผังวงจรการเชื่อมต่อเอฟพีอีเอในโหมดหลักแบบขนาน (Master Parallel mode)

ในโหมดหลักแบบขนาน ไบต์ข้อมูล (Data byte) จะถูกอ่านเข้ามาแบบขนานทุกๆ สัญญาณอาร์คล็อก (RCLK: Read Clock) และส่งเข้าไปภายในแบบอนุกรม โดยอาศัยสัญญาณนาฬิกาของโครงสร้างที่กำหนดไว้ (Configuration Clock)

2. เพอริเฟอรัลโหมด (Peripheral modes)

โดยจะรับข้อมูลสถานะ (Ready/ Busy) เป็นไบต์จากบัส เพื่อให้สัญญาณต่างๆ สื่อสารกันได้อย่างมีประสิทธิภาพมากขึ้น


- อะซิงโครนัสโหมด (Asynchronous mode) นั้น ออสซิลเลเตอร์ภายในจะทำการสร้างสัญญาณ CCLK เพื่อรับข้อมูลที่เป็นไบต์ให้อยู่ในรูปแบบที่เหมาะสม
- ซิงโครนัสโหมด (Synchronous mode) นั้น สัญญาณนาฬิกาภายนอกจะเป็นตัวควบคุมการรับข้อมูลที่เป็นไบต์



รูปที่ 3-8: ผังวงจรการเชื่อมต่อเอฟพีจีเอในโหมดเพอริเฟอรัลแบบอะซิงโครนัส
(Peripheral Asynchronous mode)

3. โหมดรองแบบอนุกรม (Slave Serial modes)

โหมดนี้ แอลซีเอจะทำการรับค่าโครงสร้างที่กำหนดไว้ที่เป็นแบบอนุกรมในขาขึ้นของสัญญาณ CCLK และหลังจากนั้น จะทำการส่งข้อมูลเพิ่มเติมออกไปด้วย และตัวแอลซีเอจะถูกทำการซิงโครนัสในขาถัดลงไปของสัญญาณ CCLK



รูปที่ 3-9: ผังวงจรการเชื่อมต่อเอฟพีจีเอในโหมดรองแบบอนุกรม (Slave Serial mode)

3.7 ความสามารถของแรม (RAM) ในเอฟพีจีเอตระกูล XC4000

แอลซีเอทำงานโดยใช้ตารางการค้นหา (Look-up Table) ซึ่งจะเก็บตารางนี้ไว้ใน สแตติกแรม (Static RAM) ซึ่งจะถูกเขียนในระหว่างการโปรแกรม และจะถูกนำมาใช้ในระหว่างการทำงาน ดังนั้นแรมจึงถูกรวมไว้ในส่วนที่ผู้ใช้ควรจะต้องออกแบบด้วย

หน้าที่ของแรมในเอฟพีจีเอตระกูล XC4000 มีหน้าที่คล้ายกับแรมโดยทั่วไป แต่จะมีความเร็วสูงเหมือนกับเอสแรม (SRAM) จึงไม่จำเป็นต้องคำนึงถึงเวลาหน่วงของการเชื่อมต่อ (Interconnection delay) ในการออกแบบ

RAM Module	Equivalent Logic	XC4003	XC4005	XC4010
16x1	4 – Input Function Generators (F or G)	200	392	800
32x1	Two – 4 – Input Function Generators and One 3 – Input Function Generators (F + G + H)	100	196	400

ตารางที่ 3-3: จำนวนของแรมภายในเอฟพีจีเอตระกูล XC4000