

บทที่ 6


ฟลิปฟล็อป (FLIP-FLOPS)

6.1 บทนำ

อุปกรณ์ที่สามารถจดจำสถานะของวงจรได้เรียกว่า “ไบสเทเบิล” (Bistables) หรือ “ฟลิป-ฟล็อป” (FLIP-FLOPS) ซึ่งอุปกรณ์เหล่านี้สามารถเก็บข้อมูลขนาด 1 บิตซึ่งอาจจะเป็นลอจิก ‘0’ หรือลอจิก ‘1’ ในปัจจุบัน FLIP-FLOP มีอยู่ด้วยกันหลายชนิดซึ่งแต่ละชนิดก็มีลักษณะแตกต่างกันไปซึ่งจะแสดงให้เห็นในหัวข้อต่อไป

6.2 R-S FLIP-FLOP

R-S FLIP-FLOP หรือบางครั้งเรียกว่า “S-R FLIP-FLOP” โดยปกติแล้วมีขาอินพุตจำนวน 2 ขาคือ S และ R และขาเอาต์พุตจำนวน 2 ขาคือ Q และ $\bar{Q}$ ดังแสดงไว้ในรูปที่ 6-1



รูปที่ 6-1 แสดงวงจรและสัญลักษณ์ของ R-S FLIP-FLOP


Input		Output		ความหมาย
S	R	Q	$\bar{Q}$	
0	0	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
0	1	0	1	รีเซ็ต
1	0	1	0	เซต
1	1	-	-	ไม่ใช้งาน

ตารางที่ 6-1 แสดงตารางความจริงของ R-S FLIP-FLOP

จากตารางที่ 6-1 ของ R-S FLIP-FLOP จะสังเกตเห็นว่าเอาต์พุต Q จะมีค่าเหมือนกับอินพุต S และเอาต์พุต $\bar{Q}$ มีความเหมือนกับอินพุต R และถ้า S และ R มีค่าเป็น 0 ทั้งคู่ Q และ $\bar{Q}$ ก็จะคงค่าเอาต์พุตเดิมไว้ไม่มีการเปลี่ยนแปลง และถ้า S และ R เป็น 1 ทั้งคู่ก็จะเป็นกรณีที่ไม่มีการใช้งานคือไม่สามารถระบุค่าของเอาต์พุตได้ว่าจะออกมาเป็นอย่างไร

6.2.1 การสร้าง R-S FLIP-FLOP ด้วย NOR Gate

R-S FLIP-FLOP ที่สร้างจาก NOR Gate นี้มีขาอินพุต S และ R เหมือนกับ R-S FLIP-FLOP แบบปกติแต่จะต่างกันตรงเอาต์พุตที่จะมีการสลับ Q และ $\bar{Q}$ เท่านั้น



รูปที่ 6-2 แสดงวงจรและสัญลักษณ์ของ R-S FLIP-FLOP ที่สร้างจาก NOR Gate


Input		Output		ความหมาย
S	R	Q	$\bar{Q}$	
0	0	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
0	1	0	1	รีเซ็ต
1	0	1	0	เซต
1	1	-	-	ไม่ใช้งาน

ตารางที่ 6-2 แสดงตารางความจริงของ R-S FLIP-FLOP ที่สร้างจาก NOR Gate

จากตารางที่ 6-2 จะเห็นได้ว่าค่าเอาต์พุตที่ได้เหมือนกันกับ R-S FLIP-FLOP แบบปกติ (6.1)

6.2.2 การสร้าง R-S FLIP-FLOP ด้วย NAND Gate

R-S FLIP-FLOP ที่สร้างจาก NAND Gate นั้นจะต่างจาก R-S FLIP-FLOP แบบปกติเพียงเล็กน้อยคืออินพุต S และ R นั้นเป็นแบบ Active Low คืออินพุต S และ R ต้องการสัญญาณที่เป็น '0' ซึ่งต่างจาก R-S FLIP-FLOP แบบปกติที่เป็น Active High ซึ่งต้องการอินพุตเป็น '1'



รูปที่ 6-3 แสดงวงจรและสัญลักษณ์ของ R-S FLIP-FLOP ที่สร้างจาก NAND Gate


Input		Output		ความหมาย
$\bar{S}$	$\bar{R}$	Q	$\bar{Q}$	
0	0	-	-	ไม่ใช้งาน
0	1	1	0	เซ็ต
1	0	0	1	รีเซ็ต
1	1	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง

ตารางที่ 6-3 แสดงตารางความจริงของ R-S FLIP-FLOP ที่สร้างจาก NAND Gate

จากตารางความจริงของ R-S FLIP-FLOP ที่สร้างจาก NAND Gate นั้นจะมีเอาต์พุตที่ตรงข้ามกับ R-S FLIP-FLOP แบบปกติเนื่องจากอินพุตที่รับเข้ามาเป็น Active Low ดังนั้นเอาต์พุตที่ได้จึงมีลักษณะตรงข้าม

6.2.3 GATED R-S FLIP-FLOP

R-S FLIP-FLOP ที่มีขาคควบคุมเอาต์พุตเราเรียกว่า “GATED R-S FLIP-FLOP” ซึ่งตัวอย่างของ GATED R-S FLIP-FLOP ที่แสดงอยู่ในรูปที่ 6-4 นั้นเป็นชนิดที่มีขาอินพุตและเอาต์พุตแบบ Active Low ซึ่งขา G (Gate) ที่เพิ่มเข้ามานี้ทำหน้าที่ควบคุมว่าจะให้อาต์พุตเปลี่ยนแปลงตามอินพุตหรือว่าจะให้คงค่าเดิมไว้



รูปที่ 6-4 แสดงวงจรและสัญลักษณ์ของ **GATED R-S FLIP-FLOP**


Input			Output		ความหมาย
$\bar{S}$	$\bar{R}$	$\bar{G}$	Q	$\bar{Q}$	
0	0	0	-	-	ไม่ใช้งาน
0	0	1	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
0	1	0	1	0	เซ็ต
0	1	1	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
1	0	0	0	1	รีเซ็ต
1	0	1	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
1	1	0	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
1	1	1	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง

ตารางที่ 6-4 แสดงตารางความจริงของ **GATED R-S FLIP-FLOP**

จากตารางความจริงของ GATED R-S FLIP-FLOP จะสังเกตเห็นว่าเมื่อขา G ได้รับอินพุตที่เป็น '1' แล้วเอาต์พุตจะไม่มีการเปลี่ยนแปลงเนื่องจากขา G นั้น Active Low ดังนั้นอินพุตที่เข้ามาต้องเป็น '0' จึงจะมีการเปลี่ยนแปลงของเอาต์พุตตามค่าของอินพุตที่เข้ามายังขา S และ R

6.2.4 การสร้าง GATED R-S FLIP-FLOP ด้วย NAND Gate

จาก 6.1.3 ได้แสดงให้เห็น GATED R-S FLIP-FLOP ที่เป็นแบบ Active Low แล้วต่อไปนี้จะเป็นการแสดงตัวอย่างของ GATED R-S FLIP-FLOP ที่เป็นแบบ Active High ที่สร้างจาก NAND Gate




รูปที่ 6-5 แสดงวงจรและสัญลักษณ์ของ **GATED R-S FLIP-FLOP** ที่สร้างจาก **NAND Gate**

Input			Output		ความหมาย
S	R	G	Q	$\bar{Q}$	
0	0	0	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
0	0	1	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
0	1	0	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
0	1	1	0	1	รีเซ็ต
1	0	0	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
1	0	1	1	0	เซต
1	1	0	Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
1	1	1	-	-	ไม่ใช้งาน

ตารางที่ 6-5 แสดงตารางความจริงของ **GATED R-S FLIP-FLOP** ที่สร้างจาก **NAND Gate**

จากตารางที่ 6-5 แสดงให้เห็นว่าเมื่ออินพุตที่ขา G เป็น '0' จะไม่มีการเปลี่ยนแปลงของเอาต์พุต เนื่องจากขา G เป็นแบบ Active High และเมื่อขา G ได้รับอินพุต '1' ก็จะมีการเปลี่ยนแปลงของเอาต์พุต เหมือนกับ R-S FLIP-FLOP แบบปกติ

6.2.5 รูปคลื่นของ R-S FLIP-FLOP



รูปที่ 6-6 แสดงตัวอย่างรูปคลื่นของ R-S FLIP-FLOP

จากรูปที่ 6-6

ณ เวลา t_0 อินพุต $S = 0, R = 1$ หมายถึงรีเซ็ต ดังนั้นเอาต์พุตที่ได้คือ $Q = 0, \bar{Q} = 1$

ณ เวลา t_1 อินพุต $S = 1, R = 0$ หมายถึงเซต ดังนั้นเอาต์พุตที่ได้คือ $Q = 1, \bar{Q} = 0$

ณ เวลา t_2 อินพุต $S = 1, R = 1$ ไม่มีนิยาม ดังนั้นจึงไม่มีการแสดงเอาต์พุต


ณ เวลา t_3 อินพุต $S = 0, R = 1$ หมายถึงรีเซ็ต ดังนั้นเอาต์พุตที่ได้คือ $Q = 0, \bar{Q} = 1$

ณ เวลา t_4 อินพุต $S = 0, R = 0$ คือไม่เปลี่ยน ดังนั้นเอาต์พุตที่ได้คือ $Q = 0, \bar{Q} = 1$

ณ เวลา t_5 อินพุต $S = 1, R = 0$ หมายถึงเซต ดังนั้นเอาต์พุตที่ได้คือ $Q = 1, \bar{Q} = 0$

6.3 J-K FLIP-FLOP

เนื่องจาก R-S FLIP-FLOP นั้นมีปัญหาเกี่ยวกับอินพุตที่เป็น '1' ทั้งคู่ ดังนั้นจึงได้มีการสร้าง J-K FLIP-FLOP ขึ้นเพื่อแก้ไขปัญหานี้



รูปที่ 6-7 แสดงวงจรและสัญลักษณ์ของ J-K FLIP-FLOP


Input		Output		ความหมาย
J	K	Q	$\bar{Q}$	
0	0	0	0	ไม่เปลี่ยนแปลง
0	1	0	1	รีเซ็ต
1	0	1	0	เซต
1	1	$\bar{Q}$	Q	สลับเอาต์พุต

ตารางที่ 6-6 แสดงตารางความจริงของ J-K FLIP-FLOP

จากตารางที่ 6-6 แสดงให้เห็นเอาต์พุตที่ได้จาก J-K FLIP-FLOP ซึ่งมีลักษณะคล้ายกับ R-S FLIP FLOP แต่จะต่างกันตรงที่เมื่อมีอินพุตเป็น '1' ทั้งคู่ในกรณีของ J-K FLIP-FLOP จะทำการสลับเอาต์พุตจาก Q เป็น $\bar{Q}$ และ $\bar{Q}$ เป็น Q

6.3.1 Edge Triggered J-K FLIP-FLOP

ในวงจรดิจิทัลส่วนใหญ่มักจะมีสัญญาณนาฬิกา (Clock) เข้ามาเกี่ยวข้องด้วยดังนั้นในหัวข้อนี้จึงได้ยกตัวอย่างของ J-K FLIP-FLOP ที่มีการทำงานโดยอาศัยสัญญาณนาฬิกาเป็นตัวกระตุ้น (Trigger) จากรูปที่ 6-8 แสดง J-K FLIP-FLOP ชนิด Positive Edge Triggered ซึ่งจะทำงานเมื่อได้รับสัญญาณนาฬิกาขอบขาขึ้น $\uparrow$ จะต่างจากแบบ Negative Edge Triggered ที่จะทำงานในขอบขาลง $\downarrow$ ของสัญญาณนาฬิกา




รูปที่ 6-8 แสดงวงจรและสัญลักษณ์ของ Positive Edge Triggered J-K FLIP-FLOP

Input			Output		ความหมาย
J	K	T	Q	$\bar{Q}$	
0	0		0	0	ไม่เปลี่ยนแปลง
0	1		0	1	รีเซ็ต
1	0		1	0	เซต
1	1		$\bar{Q}$	Q	สลับเอาต์พุต

ตารางที่ 6-7 แสดงตารางความจริงของ Positive Edge Triggered J-K FLIP-FLOP

จากตารางที่ 6-7 จะสังเกตเห็นว่ามีอินพุตเพิ่มเข้ามาคือ T ซึ่งก็คือสัญญาณนาฬิกา และเมื่อพิจารณาจากอินพุตและเอาต์พุตก็จะเห็นว่ามีลักษณะเหมือนกับ J-K FLIP-FLOP แบบปกติ (6.2) จะต่างกันตรงที่จะทำงานเมื่อได้รับสัญญาณนาฬิกาขอบขาขึ้น

6.3.2 รูปคลื่นของ J-K FLIP-FLOP



รูปที่ 6-9 แสดงตัวอย่างรูปคลื่นของ Positive Edge Triggered J-K FLIP-FLOP

จากรูปที่ 6-9

ณ เวลา t_0 อินพุต J=0, K=0 หมายถึงไม่เปลี่ยน ดังนั้นเอาต์พุตที่ได้คือ Q=0, $\bar{Q}$ =0

ณ เวลา t_1 อินพุต J=0, K=1 หมายถึงรีเซ็ต ดังนั้นเอาต์พุตที่ได้คือ Q=0, $\bar{Q}$ =1

ณ เวลา t_2 อินพุต J=1, K=1 หมายถึงสลับเอาต์พุต ดังนั้นเอาต์พุตที่ได้คือ Q=1, $\bar{Q}$ =0


ณ เวลา t_3 อินพุต $J = 0, K = 0$ หมายถึงไม่เปลี่ยน ดังนั้นเอาต์พุตที่ได้คือ $Q = 1, \bar{Q} = 0$

ณ เวลา t_4 อินพุต $J = 1, K = 1$ หมายถึงสลับเอาต์พุต ดังนั้นเอาต์พุตที่ได้คือ $Q = 0, \bar{Q} = 1$

ณ เวลา t_5 อินพุต $J = 1, K = 0$ หมายถึงเซ็ต ดังนั้นเอาต์พุตที่ได้คือ $Q = 1, \bar{Q} = 0$

6.4 D FLIP-FLOP

นอกจาก R-S FLIP-FLOP สามารถนำมาสร้างเป็น J-K FLIP-FLOP ยังสามารถสร้างเป็น D FLIP-FLOP ได้อีกด้วยดังที่ได้แสดงให้เห็นในรูปที่ 6-10 ซึ่ง D FLIP-FLOP นี้มีอินพุตเพียงอินพุตเดียวคือ D แต่เอาต์พุตก็ยังมีสองเอาต์พุตคือ Q และ $\bar{Q}$ อยู่เหมือนเดิม




รูปที่ 6-10 แสดงวงจรและสัญลักษณ์ของ D FLIP-FLOP

Input	Output		ความหมาย
	Q	$\bar{Q}$	
0	0	1	รีเซ็ต
1	1	0	เซ็ต

ตารางที่ 6-8 แสดงตารางความจริงของ D FLIP-FLOP

จากตารางความจริงของ D FLIP-FLOP นั้นแสดงให้เห็นว่าเมื่ออินพุตเป็น '0' เอาต์พุตที่ได้คือ $Q = '0'$ ซึ่งหมายถึงรีเซ็ต และถ้าอินพุตเป็น '1' เอาต์พุตที่ได้คือ $Q = '1'$ ซึ่งหมายถึงเซ็ต

6.4.1 รูปคลื่นของ D FLIP-FLOP



รูปที่ 6-11 แสดงตัวอย่างรูปคลื่นของ D FLIP-FLOP


จากรูปที่ 6-11

ณ เวลา t_0, t_2, t_5 อินพุต D = 0 หมายถึงรีเซ็ต ดังนั้นเอาต์พุตที่ได้คือ $Q = 0, \bar{Q} = 1$

ณ เวลา t_1, t_3, t_4 อินพุต D = 1 หมายถึงเซต ดังนั้นเอาต์พุตที่ได้คือ $Q = 1, \bar{Q} = 0$

6.5 T FLIP-FLOP

นอกจาก D FLIP-FLOP ที่เป็น FLIP-FLOP ที่มีเพียงอินพุตเดียวยังมี FLIP-FLOP อีกชนิดหนึ่งที่มีอินพุตเดียวเหมือนกันคือ T FLIP-FLOP ซึ่ง T FLIP-FLOP นี้มีการทำงานที่ต้องข้ามกับ D FLIP-FLOP




รูปที่ 6-12 แสดงวงจรและสัญลักษณ์ของ T FLIP-FLOP

Input	Output		
T	Q (Present State)	Q+ (Next State)	$\bar{Q}+$ (Next State)
	0	0	1
	0	1	0
	1	1	0
	1	0	1

ตารางที่ 6-9 แสดงตารางความจริงของ T FLIP-FLOP

จากตารางที่ 6-9 แสดงให้เห็นการทำงานของ T FLIP-FLOP ซึ่งเมื่อได้รับสัญญาณนาฬิกาขอบขาขึ้น จะมีการเปลี่ยนแปลงเอาต์พุต Q จากสถานะปัจจุบัน (Present State) ไปเป็นสถานะถัดไป (Next State) คือถ้าเอาต์พุตปัจจุบันเป็น '0' สถานะถัดไปของเอาต์พุตคือ '1' และถ้าเอาต์พุตปัจจุบันเป็น '1' สถานะถัดไปของเอาต์พุตคือ '0' นั่นเอง

6.5.1 รูปคลื่นของ T FLIP-FLOP



รูปที่ 6-13 แสดงตัวอย่างรูปคลื่นของ T FLIP-FLOP

จากรูปที่ 6-13

ณ เวลาก่อน t_0 จากเดิมเอาต์พุต $Q = 0$ เมื่อได้รับสัญญาณนาฬิกาขอบขาขึ้นที่ t_0 จะได้ $Q = 1$

ณ เวลา t_0 เอาต์พุต $Q = 1$ เมื่อได้รับสัญญาณนาฬิกาขอบขาขึ้นที่ t_1 จะได้ $Q = 0$

ณ เวลา t_1 เอาต์พุต $Q = 0$ เมื่อได้รับสัญญาณนาฬิกาขอบขาขึ้นที่ t_2 จะได้ $Q = 1$


ณ เวลา t_2 เอาต์พุต $Q = 1$ เมื่อได้รับสัญญาณนาฬิกาขอบขาขึ้นที่ t_3 จะได้ $Q = 0$

ณ เวลา t_3 เอาต์พุต $Q = 0$ เมื่อได้รับสัญญาณนาฬิกาขอบขาขึ้นที่ t_4 จะได้ $Q = 1$

ณ เวลา t_4 เอาต์พุต $Q = 1$ เมื่อได้รับสัญญาณนาฬิกาขอบขาขึ้นที่ t_5 จะได้ $Q = 0$

6.6 Master-Slave R-S FLIP-FLOP

Master-Slave R-S FLIP-FLOP เป็นการนำ GATED R-S FLIP-FLOP มาต่อกัน โดยที่ตัวที่เป็น Master จะต่อสัญญาณนาฬิกาเข้ากับขาเกตซึ่งทำหน้าที่ควบคุมการทำงานของ FLIP-FLOP และ Slave จะต่อสัญญาณนาฬิกาเข้ากับขาเกตโดยผ่าน Inverter ที่เป็นชนิด Active Low ดังนั้น Master และ Slave จะทำงานก็ต่อเมื่อได้รับสัญญาณนาฬิกาที่เป็น High Level (เนื่องจากขาเกตรับอินพุตแบบ Level Triggered ไม่ใช่ Edge Triggered)



รูปที่ 6-14 แสดงวงจรและสัญลักษณ์ของ Master-Slave R-S FLIP-FLOP


Input			Output		ความหมาย
S	R	CLK	Q	$\bar{Q}$	
0	0		Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
0	1		0	1	รีเซ็ต
1	0		1	0	เซต
1	1		-	-	ไม่ใช้งาน

ตารางที่ 6-10 แสดงตารางความจริงของ Master-Slave R-S FLIP-FLOP

จากตารางความจริงของ Master-Slave R-S FLIP-FLOP แสดงให้เห็นว่าเอาต์พุตที่ได้จะเกิดการเปลี่ยนแปลงเมื่อ Slave ทำงานเนื่องจากเอาต์พุตที่ได้มาจาก Slave

6.7 Positive Edge Triggered D FLIP-FLOP

FLIP-FLOP ชนิดนี้จะมีลักษณะของการทำงานเหมือนกับ D FLIP-FLOP แบบธรรมดาแต่จะควบคุมการทำงานโดยใช้สัญญาณนาฬิกาซึ่งมันจะทำงานเมื่อได้รับสัญญาณนาฬิกาขอบขาขึ้นและเมื่อได้รับสัญญาณนาฬิกาในขอบขาลงมันจะไม่ทำงานโดยเอาต์พุตจะคงค่าเดิมไว้ไม่มีการเปลี่ยนแปลง



รูปที่ 6-15 แสดงวงจรและสัญลักษณ์ของ Positive Edge Triggered D FLIP-FLOP


Input		Output		ความหมาย
D	CLK	Q	$\bar{Q}$	
0		0	1	รีเซ็ต
1		1	0	เซ็ต

ตารางที่ 6-11 แสดงตารางความจริงของ Positive Edge Triggered D FLIP-FLOP

จากตารางความจริงของ Positive Edge Triggered D FLIP-FLOP เมื่ออินพุต D = '0' และอินพุตที่เป็นสัญญาณนาฬิกา (CLK) เป็นขอบขาขึ้นเอาท์พุท Q = '0' หมายถึงรีเซ็ต และเมื่ออินพุต D = '1' สัญญาณนาฬิกา (CLK) ที่เข้ามาเป็นขอบขาขึ้นเอาท์พุท Q = '1' หมายถึงเซ็ต

6.8 Negative Edge Triggered D FLIP-FLOP

FLIP-FLOPชนิดนี้จะมีลักษณะของการทำงานเหมือนกับ Positive Edge Triggered D FLIP-FLOP แต่จะควบคุมการทำงานโดยใช้สัญญาณนาฬิกาขอบขาลงและเมื่อได้รับสัญญาณนาฬิกาในขอบขาขึ้นมันจะไม่ทำงานโดยเอาท์พุทจะคงค่าเดิมไว้ไม่มีการเปลี่ยนแปลง



รูปที่ 6-16 แสดงวงจรและสัญลักษณ์ของ Negative Edge Triggered D FLIP-FLOP


Input		Output		ความหมาย
D	CLK	Q	$\bar{Q}$	
0		0	1	รีเซ็ต
1		1	0	เซ็ต

ตารางที่ 6-12 แสดงตารางความจริงของ *Negative Edge Triggered D FLIP-FLOP*

จากตารางความจริงของ Negative Edge Triggered D FLIP-FLOP เมื่ออินพุต D = '0' และอินพุตที่เป็นสัญญาณนาฬิกา (CLK) เป็นขอบขาลงเอาต์พุต Q = '0' หมายถึงรีเซ็ต และเมื่ออินพุต D = '1' สัญญาณนาฬิกา (CLK) ที่เข้ามาเป็นขอบขาลงเอาต์พุต Q = '1' หมายถึงเซ็ต

6.9 Master-Slave J-K FLIP-FLOP

Master-Slave J-K FLIP-FLOP เป็นการนำ GATED R-S FLIP-FLOP มาต่อกันโดยที่ตัวที่เป็น Master จะต่อสัญญาณนาฬิกาเข้ากับขาเกตซึ่งทำหน้าที่ควบคุมการทำงานของ FLIP-FLOP และที่อินพุต S และ R จะต่อกับแอนด์เกตแบบสองอินพุตที่มีขาหนึ่งจะเป็นอินพุต J และ K ส่วนอีกขาหนึ่งจะต่อกับเอาต์พุตจาก Slave เพื่อที่จะแปลงให้เป็น J-K FLIP-FLOP หลักการทำงานของ Master-Slave J-K FLIP-FLOP จะเหมือนกับ Master-Slave R-S FLIP-FLOP



รูปที่ 6-17 แสดงวงจรและสัญลักษณ์ของ *Master-Slave J-K FLIP-FLOP*

Input			Output		ความหมาย
J	K	CLK	Q	$\bar{Q}$	
0	0		Q	$\bar{Q}$	ไม่เปลี่ยนแปลง
0	1		0	1	รีเซ็ต
1	0		1	0	เซ็ต
1	1		$\bar{Q}$	Q	สลับเอาต์พุต

ตารางที่ 6-13 แสดงตารางความจริงของ Master-Slave J-K FLIP-FLOP

จากตารางความจริงของ Master-Slave J-K FLIP-FLOP แสดงให้เห็นว่าเอาต์พุตที่ได้จะเกิดการเปลี่ยนแปลงเมื่อ Slave ทำงานซึ่งมีลักษณะการทำงานเหมือนกับ Master-Slave R-S FLIP-FLOP แต่จะต่างกันเพียงนิดเดียวตรงที่เมื่ออินพุตเป็น '1' ทั้ง J และ K เอาต์พุตที่ได้ก็จะสลับกันกับเอาต์พุตเดิม