

บทที่ 7


รีจิสเตอร์(Register)

7.1 บทนำ

ฟลิปฟล็อปจะถูกใช้ในการเก็บข้อมูลแต่ละบิต ข้อมูลเช่นเลขฐานสอง ข้อมูลที่ใช้ในการถอดรหัสเลขฐานสอง ข้อมูลที่ใช้เก็บรหัสของตัวอักษร ล้วนแล้วแต่ต้องการใช้ฟลิปฟล็อปจำนวนมากทั้งนั้น เมื่อฟลิปฟล็อปได้ถูกนำมาต่อรวมกันเป็นวงจรให้สามารถเก็บข้อมูลได้หลายๆ บิต มันจะถูกเรียกว่ารีจิสเตอร์

รีจิสเตอร์จะถูกจัดแบ่งออกเป็นสองชนิดขึ้นอยู่กับการทำงานในการจัดเก็บข้อมูล และการนำข้อมูลออกมาใช้ ยกตัวอย่างเช่นถ้าฟลิปฟล็อปทุกตัวในรีจิสเตอร์ได้ถูกใช้งานในเวลาพร้อมๆ กัน เราจะเรียกรีจิสเตอร์ชนิดนี้ว่าพาราเรลรีจิสเตอร์(Parallel Register) แต่ถ้าข้อมูลที่เข้าสู่รีจิสเตอร์หรือออกจากรีจิสเตอร์แต่ละครั้งใช้เพียง 1 บิต เราจะเรียกรีจิสเตอร์ชนิดนี้ว่าซีเรียล (Serial) หรือชิฟตรีจิสเตอร์ (Shift Register) สำหรับรีจิสเตอร์ที่ถูกใช้ในคอมพิวเตอร์จะเก็บข้อมูลเป็นจำนวนหลายบิต

7.2 อะซิงโครนัส พาราเรล เอนทรี (Asynchronous Parallel Entry)




รูปที่ 7-1 Parallel Entry

จากรูปที่ 7-1 แสดงรีจิสเตอร์ 4 บิตที่ใช้อะซิงโครนัสพาราเรลเอนทรี ในที่นี้ใช้วงจรรีเอสฟลิปฟล็อป ก่อนที่ข้อมูลจะสามารถถูกส่งเข้ามาได้ ข้อมูลในรีจิสเตอร์ต้องถูกลบไปก่อน ซึ่งสามารถทำได้โดยการแอกทีฟรีเซ็ต (RESET) โดยป้อน “0” เพื่อรีเซ็ตฟลิปฟล็อปทุกตัว ข้อมูลที่จะส่งเข้ามายังฟลิปฟล็อปต้องไปรอที่ขาอินพุตของเกต เมื่อขาเซต (SET) แอกทีฟข้อมูลที่อยู่ที่เกตก็จะถูกส่งเข้ามายังฟลิปฟล็อปแต่ละตัว ซึ่งก็หมายความว่าถ้าต้องการให้ขาเซตของฟลิปฟล็อปทำงานข้อมูลที่เป็นอินพุตของเกตต้องเป็น

“1” ทั้งตัวข้อมูลเองและขาเซต (SET) ด้วย โดยเอาที่พุดที่ได้ของเกตจะเป็น “0” และจะไปแอกทีฟขาเซต (SET) ของฟลิปฟล็อปให้ทำงาน เนื่องจากฟลิปฟล็อปนี้เป็นชนิดแอกทีฟโลว์ (LOW)

ที่เราเรียกการทำงานชนิดนี้ว่าอะซิงโครนัส(Asynchronous) ก็เพราะว่ามัน ไม่ต้องการใช้สัญญาณนาฬิกา (Clock) ในการทำงาน ข้อดีของวงจรนี้ก็คือเข้าใจง่าย ข้อเสียของวงจรชนิดนี้ก็คือฟลิปฟล็อปต้องถูกรีเซ็ตก่อนเพื่อที่ข้อมูลที่เข้ามาใหม่จะสามารถจัดเก็บได้



รูปที่ 7-2


รูปที่ 7-2 เป็นรูปคลื่นที่แสดงผลในแต่ละครั้งที่ข้อมูลเข้ามา จะสังเกตเห็นได้ว่าที่ t_0 ขา RESET จะถูกแอกทีฟซึ่งก็คือป้อนลอจิก “0” ซึ่งจะส่งผลให้ฟลิปฟlopแต่ละตัวถูกรีเซ็ตค่าต่างๆ ให้เป็น “0” จนกว่าขา SET จะแอกทีฟ ในรูปขา SET ถูกแอกทีฟที่ t_5 ซึ่งค่าต่างๆ มีดังนี้ ค่า A เป็นค่า LOW ค่า B เป็น HIGH ค่า C เป็น LOW และค่า D เป็น HIGH (ซึ่งก็ได้เลขฐานสองคือ 0101₂) ค่านี้จะถูกเตรียมพร้อมอยู่ที่เกตจนกว่าขา SET จะถูกแอกทีฟเพื่อที่ถูกส่งไปให้ฟลิปฟlop สังเกตว่าค่า 0101₂ จะถูกเก็บไว้จนกว่า t_0 ตัวใหม่จะเข้ามาซึ่งก็คือการทำการรีเซ็ตรีจิสเตอร์อีกครั้ง

การทำงานของพาราแรลเอนทรีจะส่งค่าอินพุตไปยังวงจรแลช (Latch) โดยตรง ดังนั้นไม่ว่าจะเป็นฟลิปฟlopชนิดไหนที่จะนำมาสร้างเป็นรีจิสเตอร์นั้น จะต้องมีการรีเซ็ตและขารีเซ็ตต่อไว้โดยตรงเพื่อที่จะได้ถูกใช้งาน เมื่อ J-K หรือ D ฟลิปฟlopถูกใช้งานจะต้องมีการรีเซ็ตตัวรีจิสเตอร์เพื่อกำหนดค่าเริ่มต้นด้วยการให้ค่าอินพุตนั้นเป็นอิสระเพื่อที่จะรอรับค่าฟังก์ชันต่างๆ เข้ามา


7.3 ซิงโครนัสพาราแรลเอนทรี (Synchronous Parallel Entry)

รูปที่ 7-3 แสดงรีจิสเตอร์ชนิด 4 บิตที่สร้างจากวงจรซิงโครนัสพาราแรลเอนทรี ที่ถูกเรียกว่าเป็นซิงโครนัสเพราะว่าข้อมูลจะเข้ามาได้นั้นจะต้องถูกส่งเข้ามาพร้อมกับสัญญาณนาฬิกา ซึ่งจะต่อเข้ากับขา G ของฟลิปฟlop (ขาทริกเกอร์ของมาสเตอร์สลาฟฟลิปฟlop)

รีจิสเตอร์ในรูปใช้เกต D ฟลิปฟlop เมื่อขา ENABLE เป็นค่า HIGH ข้อมูลจะถูกส่งเข้ามายังฟลิปฟlop และข้อมูลที่เข้ามา ณ เวลานั้นจะไปอยู่ที่เอาต์พุต เมื่อขา ENABLE เข้าสู่สถานะ LOW ข้อมูลจะถูกเก็บไว้ในฟลิปฟlop



รูปที่ 7-3 รีจิสเตอร์ชนิด 4 บิตที่สร้างจากวงจรซิงโครนัสพาราแรลเอนทรี




รูปที่ 7-4 Timing Diagram สำหรับวงจรในรูปที่ 7.3

ส่วนไทม์มิ่งไดอะแกรม (Timing Diagram) ของรีจิสเตอร์ชนิดนี้จะแสดงให้เห็นในรูปที่ 7-4 จะสังเกตเห็นการเริ่มต้นการทำงานที่ t_0 รีจิสเตอร์จะมีค่าเลขฐานสองเก็บอยู่คือ 1010_2 (Q_0 และ Q_2 นั้นมีสถานะ LOW ส่วน Q_1 และ Q_3 นั้นจะมีสถานะ HIGH) ส่วนที่ t_3 A และ B ทั้งสองจะมีค่าเป็น LOW ส่วน C และ D นั้นจะมีค่าเป็น HIGH (0011_2) ที่ช่วงกลางของ t_3 สัญญาณ ENABLE จะมีค่าเป็น HIGH ส่งผลให้ข้อมูลตัวใหม่ถูกเลขเข้ามายังฟลิปฟล็อปของรีจิสเตอร์ดังนี้คือ Q_3 เป็น LOW Q_2 ยังคงอยู่ที่ LOW Q_1 ยังคงอยู่ที่ระดับ HIGH ส่วน Q_0 นั้นจะเปลี่ยนสถานะเป็น HIGH ในช่วงเวลานี้รีจิสเตอร์จะเก็บค่า 3_{10} (0011_2)

ที่ t_{10} ข้อมูลที่เข้ามาใหม่จะถูกเก็บไว้ตามค่าที่ป้อนเข้ามาคือ A เป็น HIGH B เป็น LOW C เป็น HIGH และ D เป็น LOW ซึ่งรีจิสเตอร์ก็จะเก็บค่า 10_{10} (1010_2)

7.4 ชิฟรารีจิสเตอร์ (Shift Register)

บางทีอาจมีความต้องการที่จะเก็บข้อมูลในรูปแบบอนุกรม (Serial) ถ้าในกรณีเราต้องใช้ชิพรีจิสเตอร์ ในรูปที่ 7-5 จะเป็นวงจรชิพรีจิสเตอร์ชนิด 4 บิตซึ่งใช้ positive-edge triggered D ฟลิปฟล็อปในการสร้างวงจร อินพุตของฟลิปฟล็อปแต่ละตัวจะถูกกำหนดโดยฟลิปฟล็อปตัวก่อนหน้า ซึ่งก็หมายความว่าผลของข้อมูลที่เกิดกับฟลิปฟล็อปแต่ละตัวจะเกิดจากการใช้สัญญาณนาฬิกาชีพเอาท์พุตของตัวฟลิปฟล็อปก่อนหน้า




รูปที่ 7-5 วงจรชิพรีจิสเตอร์ชนิด 4 บิต

มาวิเคราะห์ไทม์มิงไดอะแกรมที่แสดงให้เห็นในรูปที่ 7-6 สังเกตได้ว่าถ้าขา $\overline{\text{CLEAR}}$ นั้นแอกทีฟ (มีลอจิก “0”) ในช่วง t_0 ค่าต่างๆ ในฟลิปฟล็อปจะเคลียร์ ซึ่งมันก็จะค้างที่ค่านี้ไปจนกว่าจะมีสัญญาณนาฬิกาสัญญาณตัวแรกเข้ามา (สัญญาณบวกของ CP) ซึ่งจะเกิดขึ้นประมาณช่วงกลางของ t_1 สัญญาณอินพุต DATA ที่ t_1 เป็นสัญญาณ HIGH ส่งผลให้ฟลิปฟล็อป A เก็บค่า “1” ซึ่ง “1” นี้ก็จะถูกส่งไปยังฟลิปฟล็อป B ในสัญญาณนาฬิกาครั้งต่อไป เพราะว่าฟลิปฟล็อป B นั้นจะทำงานได้นั้นต้องขึ้นอยู่กับการทำงานของฟลิปฟล็อป A


ฟลิปฟล็อป C นั้นจะเซตด้วยสัญญาณนาฬิกาครั้งต่อไป (t_3) และฟลิปฟล็อป D จะเซตที่ t_4 ในช่วง t_1, t_2, t_3 และ t_4 สัญญาณ DATA นั้นมีค่า LOW ดังนั้นช่วงเวลาเหล่านี้ค่า “0” (DATA = LOW) จะถูกชีพเข้ามายังรีจิสเตอร์ส่งผลให้ข้อมูลในฟลิปฟล็อปทุกตัวถูกเคลียร์ เมื่อฟลิปฟล็อป D ถูกเคลียร์ที่ t_6 เพราะว่ามีฟลิปฟล็อปทั้งหมด 4 ตัว ดังนั้นจึงต้องใช้สัญญาณนาฬิกา 4 สัญญาณในการชีพข้อมูลในรีจิสเตอร์ จำนวนของฟลิปฟล็อปจะถูกใช้ในวงจรชิพรีจิสเตอร์ ข้อมูลที่ส่งเข้ามายังอินพุตและออกมายังเอาท์พุต ต้องใช้สัญญาณนาฬิกาในระดับเดียวกัน

V_{cc}



รูปที่ 7-6 ไทม์มิงไดอะแกรมสำหรับชิฟรารีจิสเตอร์ชนิด 4 บิต

ต้องเข้าใจว่ามาสเตอร์สลาฟลิปฟล็อปนั้นจำเป็นต้องถูกนำมาใช้ในวงจรชิฟรารีจิสเตอร์ เพื่อให้
เกิดการทำงานเพื่อชิฟสัญญาณในช่วงการทำงานของสัญญาณนาฬิกา ซึ่งสัญญาณนาฬิกานั้นจะต้องสิ้นสุด
การทำงานก่อนที่ฟลิปฟล็อปตัวถัดไปจะถูกทริกเกอร์อีกครั้ง



รูปที่ 7-7 วงจรลอจิกของ $\overline{\text{RIGHT/LEFT Shift}}$ A

7.5 รีจิสเตอร์ชิฟซ้าย-ขวา (Left-Right Shift Register)

โดยปกติแล้วรีจิสเตอร์นั้นจะชิฟข้อมูลไปเพียงทิศทางเดียวเท่านั้น แต่บางครั้งก็มีความจำเป็นที่ต้องการให้รีจิสเตอร์ชิฟข้อมูลไปทางซ้ายหรือขวา สำหรับตัวอย่างการสร้าง Left-Right Shift Register นั้นจะแสดงให้เห็นในรูปที่ 7-7 เอาต์พุตที่ออกมาจาก D ฟลิปฟลอป (Q_{n+1}) จะถูกส่งไปยังอินพุตของฟลิปฟลอปที่ตามมา (Q_n) ซึ่งเป็นการชิฟไปทางขวา แต่ถ้าต้องการที่จะทำให้รีจิสเตอร์ชิฟไปทางซ้าย นั้นเอาต์พุตจาก Q_{n-1} นั้นจะต้องเป็นอินพุตของ Q_n

จากรูปทิศทางของการชิฟจะขึ้นอยู่กับอินพุต ($\overline{\text{RIGHT/LEFT}}$) ถ้าอินพุต HIGH เกิด A ก็จะทำให้ข้อมูลเอาต์พุตจาก Q_{n-1} ส่งผ่านเข้ามายัง ฟลิปฟลอป Q_n ซึ่งก็เป็นการทำการชิฟข้อมูลมาทางซ้ายนั่นเอง ซึ่งการชิฟแต่ละครั้งนั้นจะเกิดขึ้นจากสัญญาณนาฬิกา (CP) ในแต่ละครั้ง