# BÀI 1.3: THIẾT KẾ SỐ VÀ HIỂN THỊ LED

#### 1.3.1 Mục tiêu bài thực hành

Bài thực hành này nhằm giúp sinh viên thiết kế các vi mạch tổ hợp thực hiện các việc:

- Chuyển các số nhị phân thành số thập phân, hiển thị trên các led 7 đoạn.
- Cộng các số BCD.

### 1.3.2 Yêu cầu của bài thực hành

- 1. Hiển thị trên led 7 đoạn (HEX0) các số thập lục phân từ 0 F được điều chỉnh từ các công tắc SW[3:0].
- 2. Hiển thị trên led 7 đoạn (HEX0, HEX1) các số thập lục phân từ 00 FF được điều chỉnh từ các công tắc SW[3:0] -> HEX0 ; SW[7:4] -> HEX1
- 3. Thiết kế mạch dùng chuyển đổi số hệ nhị phân 4 bit  $V = v_3 \ v_2 \ v_1 \ v_0$  thành số hệ thập phân  $D = d_1 \ d_0$ . Sử dụng các switch (SW 3:0) làm các ngõ vào và led 7 đoạn HEX0, HEX1 hiển thị số thập phân và đồng thời tắt các led 7 đoạn HEX2, HEX3. (Hay hiển thị số thập phân từ 00-15 trên 2 led 7 đoạn HEX0, HEX1)
- 4. Trong câu 3 chúng ta đã thực hiện một mạch chuyển số Binary thành số decimal. Trong phần này ta sẽ thiết kế mạch cộng hai số BCD và sử dụng mạch câu 3.
- Chọn các switch  $SW_{7\text{--}4}$  ,  $SW_{3\text{--}0}$  và  $SW_8$  làm ngõ vào cho hai số BCD và một bit nhớ  $c_{in}$
- Ngõ ra là tổng của A và B gồm hai chữ số  $S_1S_0$  thể hiện trên các led 7 đoạn HEX1, HEX0.

## 1.3.3 Cơ sở lý thuyết


Để thực hiện bài thực hành này sinh viên cần chuẩn bị các kiến thức sau:

- Hoạt động của các công tắc, đèn Green, led 7 đoạn (có thể tìm hiểu thêm trong datasheet của Kit DE1 của Altera):
  - . Cấu trúc các công tắc :bâc lên là mức 1, xuống là mức 0

Thập lục phẩn	Thập phân	Nhị phân
0	0	0000
1	1	0001
2	2	0010
3	3	0011
4	4	0100
5	5	0101
6	6	0110
7	7	0111
8	8	1000
9	9	1001
A	10	1010
В	11	1011
C	12	1100
D	13	1101
E	14	1110
F	15	1111

- . Cấu trúc led 7 đoạn: 7 bit sáng khi ở mức 0 tắt khi ở mức 1.
- . Cấu trúc điều kiện if else, case
- Cách thiết lập các bảng trạng thái cho từng mạch.
- Cấu trúc lệnh assign hay các cấu trúc điều kiện.
- Các kiến thức về bộ multiflexer.
- Cấu trúc điều kiện if-else, case
- Mô hình thiết kế top-down.
- Các hệ thống số


Sơ đồ nguyên lý bộ giải mã led 7 đoạn:



Hình 1.42: Sơ đồ nguyên lý bộ giải mã led 7 đoạn

- Số BCD (binary coded Decimal) ví dụ số 20 được mã hóa dưới dạng 0010 0000.
- Sử dụng lại mạch cộng nhưng khi kết quả lớn hơn 9 thì cộng 6 và gán bit nhớ lên 1.

Sơ đồ nguyên lý hoạt động của mạch:




#### 1.3.4 Thực hành

- 1. Hiển thị trên led 7 đoạn (HEX0) các số (từ 0 –F) được điều chỉnh từ các công tắc SW[3:0] . Ta thực hiện lần lượt theo các bước sau:
- Bước 1: Tạo một project để tiến hành thiết kế trên kit DE1.
- Bước 2: Tạo tập tin sử dụng ngôn ngữ verilog để thiết kế mạch như yêu cầu ở phần trên (4 switch điều khiển một led 7 đoạn). Gán các chân trên FPGA để kết nối các switch và led 7 đoạn. Các bạn có thể sử dụng lệnh assign hoặc các cấu trúc điều kiện để thực hiện các chức năng của mạch.
- Bước 3: Biên dịch và nạp vào kit FPGA.
- Bước 4: Kiểm tra chức năng của mạch bằng cách bật các switch và quan sát đèn led.
- Gợi ý: Sử dụng cấu trúc điều kiện case
- 2. Tương tự câu 1, nhưng hiển thị trên 2 led 7 đoạn (HEXO, HEX1) các số thập lục phân từ 00– FF, tương ứng với các giá trị thập lục phân được điều chỉnh từ các SW như sau:

SW	HEX
SW[3:0]	HEX0
SW[7:4]	HEX1

3. Thiết kế mạch dùng chuyển đổi số hệ nhị phân 4 bit  $V = v_3 \ v_2 \ v_1 \ v_0$  thành số hệ thập phân  $D = d_1 \ d_0$ . Sử dụng các switch (SW 3:0) làm các ngõ vào và led 7 đoạn (HEX0, HEX1) hiển thị số thập phân.

Sơ đồ nguyên lý hoạt động của mạch:



Binary value	Decimal digits	
0000	0	0
0001	0	1
0010	0	2
1001	0	9
1010	1	0
1011	1	1
1100	1	2
1101	1	3
1110	1	4
1111	1	5

Hình 1.44: Mạch chuyển đổi số hệ nhị phân 4 bit sang thập phân [22]

- 4. Trong phần này ta sẽ thiết kế mạch cộng hai số BCD và sử dụng mạch câu 3 để thể hiện trên led 7 đoan.
- Chọn các switch làm ngõ vào cho hai số BCD và một bit nhớ  $c_{\rm in}$ .
- Ngõ ra là tổng của A và B gồm hai chữ số  $S_1S_0$  thể hiện trên các led 7 đoạn.
- Dựa trên sơ đồ chúng ta phải thiết kế các module sau:
  - . ADDER: bộ cộng hai số BCD.
  - . BCD to Decimal: chuẩn hóa lại dạng thập phân khi tổng lớn hơn 9, nếu lớn hơn 9 thì cộng 6 để chuyển về số decimal.
  - . Bộ MUX lam ngõ lựa chọn khi kết quả lớn hơn 9 hay nhỏ hơn 9.
  - . Hai module còn lại dùng để hiển thị lên led 7 đoạn.

Thực hiện theo các bước sau:

Bước 1: Tạo một project để tiến hành thiết kế trên kit DE1.

- Bước 2: Tạo tập tin verilog và tiến hành thiết kế mạch như trong phần hướng dẫn
  - Chọn  $SW_{7\text{--}4}$  ,  $SW_{3\text{--}0}$  làm 2 ngõ vào của 2 số BCD,  $SW_8$  là biến nhớ Cin.
  - Chọn HEX1,HEX0 làm ngõ ra hiển thị kết quả.
- Bước 3: Biên dịch project và nạp vào FPGA.
- Bước 4: Kiểm tra chức năng của mạch bằng cách thay đổi các switch và quan sát các led 7 đoạn.