

# Systemarchitektur SS 2021

# Aufgabenblatt 10

Sie können Ihre Lösungen bis **Mittwoch, dem 30.06.2021, um 10:00 Uhr** im CMS abgeben. Geben Sie auf Ihrer Lösung Ihr Tutorium sowie die Namen und Matrikelnummern aller Gruppenmitglieder an.

#### Aufgabe 10.1: Speicherzugriffe

Betrachten Sie das C++-Programm mem.cpp, das Sie unter https://cms.sic.saarland/sysarch21/materials/herunterladen können.

- 1. Beschreiben Sie, was das Programm tut. Wie viele Speicherzugriffe erfolgen durch den Code in Zeile 21 pro Iteration der äußeren Schleife? Ist dies abhängig vom Wert der Variable arraysize?
- 2. Kompilieren Sie das Programm und führen Sie es aus. Betrachten Sie die generierte Datei test.out und beschreiben Sie, wie sich die gemessenen Zeiten in Abhängigkeit von der Variable arraysize verändern. Wie lässt sich dieses Verhalten erklären?

#### Aufgabe 10.2: Ersetzungsstrategien für Caches

Betrachten Sie folgende Zugriffssequenz von Speicherblöcken:

xyzvywuwxy

Berechnen Sie die Cache-Inhalte nach Anwendung der Cache-Ersetzungsstrategien LRU, FIFO und OPT ausgehend von einem leeren, voll-assoziativen Cache der Größe 4. Geben Sie jeweils an, ob der Zugriff ein Hit oder Miss war.



# **System Architecture SS 2021**

# **Assignment 10**

You may submit your solutions via the CMS until **10:00 a.m. on Wednesday, June 30, 2021**. Please state on your solutions your tutorial, and the names and matriculation numbers of all team members.

#### **Problem 10.1: Memory Accesses**

Consider the C++ program mem.cpp, which can be downloaded from https://cms.sic.saarland/sysarch21/materials/.

- 1. Describe what the program does. How many memory accesses does the code on line 21 perform per iteration of the outer loop? Does this depend on the value of the variable arraysize?
- 2. Compile the program and run it. Look at the generated file test.out and describe how the measured times change depending on the variable arraysize. How can this behavior be explained?

#### **Problem 10.2: Cache Replacement Policies**

Consider the following access sequence of memory blocks:

xyzvywuwxy

Determine the cache contents after applying the LRU, FIFO, and OPT cache replacement strategies starting from an empty, fully-associative cache of size 4. For each access, indicate whether it was a hit or miss.