

FPGA 系统设计 FPGA 与 CPLD 的架构基础

周贤中

广东工业大学集成电路学院

2025年2月23日



目录

FPGA 与 CPLD 的基本概念

FPGA

Xilinx FPGA

Altera FPGA

基本概念

- ► FPGA (Field-Programmable Gate Array) 基于查找表 (LUT) 结构的可编程逻辑器件,支持高密度逻辑资源、复杂时序设计和大规模并行处理。
- ► CPLD (Complex Programmable Logic Device) 基于乘积项 (Product-Term) 结构的可编程逻辑器件,适合 简单逻辑控制和组合电路设计。



FPGA 简介

▶ 市场背景:

- ► FPGA 市场是半导体行业中增长最快的领域之一,但其市场格局变化迅速,公司在其中的参与度也在快速变化。
- ▶ 由于很难预测行业稳定时哪些产品将成为主流,因此本节将 聚焦于当前广泛使用的产品,而非列举所有 FPGA 制造商。

▶ 容量描述:

- ▶ 在描述每个器件时,将列出其容量,通常以供应商提供的等效 2 输入与非门 (NAND 门)数量表示。
- ▶ 注意: FPGA 行业中的门数计算存在争议,因此本文提供的数字仅供参考。

► FPGA 分类:

- 1. 基于 SRAM 的 FPGA:
 - ▶ 主要厂商: Xilinx 和 Altera, AT&T 是主要竞争对手。
- 2. 基于反熔丝的 FPGA:
 - ▶ 主要厂商: Actel、Quicklogic、Cypress 和 Xilinx。

Xilinx FPGA

Xilinx 基于 SRAM 的 FPGA 的基本结构




图: Xilinx FPGA 的基本结构

Xilinx FPGA 的基本结构是**基于阵列的**,即每个芯片由一个二维逻辑块阵列组成,逻辑块通过水平和垂直的布线通道互连。

Xilinx FPGA 产品系列

:

- ▶ XC2000 系列: 首个 FPGA 系列, 于 1985 年推出。
- ▶ XC3000 系列: 仍广泛使用。
- XC4000 系列: 更现代且更受欢迎的系列。
- ► XC5000 系列: 与 XC4000 类似,但以更具吸引力的价格提供相似功能,速度略有损失。
- ▶ XC8100 系列: 基于反熔丝技术的新系列,暂未广泛使用。
- ▶ 容量范围: XC4000 系列的容量从约 2000 到超过 15000 等效 门。

XC4000 逻辑块 (CLB): |

▶ 查找表 (LUTs) :

- ▶ LUT 是一个小型的单比特宽存储阵列,存储器地址线是逻辑 块的输入,输出是 LUT 的输出。
- 一个具有 K 个输入的 LUT 对应一个 2^K x 1 比特的存储器, 通过将逻辑函数的真值表编程到存储器中,可以实现任意 K 输入逻辑函数。

► CLB 结构:

- ▶ 如图 18 所示,每个 CLB 包含三个独立的 LUT:
 - ▶ 两个 4 输入 LUT,由 CLB 输入驱动。
 - ▶ 第三个 LUT 可以与前两个结合使用。
- ▶ 这种配置允许 CLB 实现多达 9 输入的广泛逻辑函数,或实现两个独立的 4 输入函数。
- ▶ 每个 CLB 还包含两个触发器。



XC4000 逻辑块 (CLB):Ⅱ




图: Xilinx XC4000 可配置逻辑块 (CLB)

系统级特性:

- ▶ **算术电路**: 每个 CLB 包含高效执行算术运算的电路 (如快速进位操作)。
- ▶ RAM 配置: CLB 中的 LUT 可以配置为读/写 RAM 单元。
- ▶ XC4000E 版本:
 - ▶ RAM 可以配置为双端口 RAM,具有一个写端口和两个读端 口。
 - ▶ RAM 块可以配置为同步 RAM。
- 宽与门平面: 芯片外围包含非常宽的与门平面,便于实现宽解码器等电路块。

互连结构: I

▶ 互连结构是 FPGA 的另一个关键特征。

布线通道:

- 分为水平和垂直通道。
- 通道中包含:
 - ▶ 短线段: 跨越单个 CLB。
 - ▶ 长线段: 跨越两个 CLB。
 - ▶ 超长线段:跨越整个芯片的长度或宽度。
- 可编程开关用于连接 CLB 的输入输出和线段,或连接不同的线段。

重要特点:

- ► 信号必须通过开关从一个 CLB 传递到另一个 CLB, 所经过的开关数量取决于所使用的线段。
- ▶ 因此,实现电路的速度性能部分取决于 CAD 工具如何分配 线段给各个信号。

Xilinx FPGA

互连结构: ||




图: Xilinx XC4000 线段示意图。

Xilinx Artix-7 XC7A35T FPGA 的结构 |

- ▶ Xilinx Artix-7 XC7A35T FPGA 主要由以下九个组件构成:
 - 1. 输入/输出块 (I/O Blocks)
 - 2. 可配置逻辑块 (CLBs)
 - 3. 互连资源
 - 4. 块 RAM
 - 5. DSP 切片
 - 6. 时钟管理块
 - 7. XADC 块
 - 8. 高速串行 I/O 收发器
 - 9. PCle 接口
- ▶ 大多数模块也可以通过 Vivado 设计套件观察到。
- ▶ 这些模块(或其变体)在 FPGA 中几乎是标准的,但不同 FPGA 家族可能会缺少某些模块或包含额外的模块。

Xilinx FPGA

Xilinx Artix-7 XC7A35T FPGA 的结构 ||




图: Artix-7 XC7A35T FPGA 的基本组成模块。

输入/输出块 |

简介

- ▶ 数字设备通过其输入和输出引脚与外界交互, FPGA 也不例外。
- 数据通过输入引脚从外部获取,输出引脚用于将数据输出到外部。
- ▶ 这些输入和输出引脚位于 FPGA 的输入/输出块中。

电压与引脚数量



输入/输出块 ||

- ► Artix-7 XC7A35T FPGA 的输入/输出引脚支持标准电压范 围: 1.2 到 3.3 V。
- ▶ Basys3 开发板上的 FPGA 有 106 个输入/输出引脚。
- ▶ Arty 开发板上的 FPGA 有 210 个输入/输出引脚。
- 这些引脚可以用作输入、输出或两者兼用。

引脚模式

- 1. 输入模式: 通过引脚从外部获取数据。
- 2. 输出模式: 通过引脚向外部输出电压电平。
- 3. 双向模式: 同一引脚可用于输入和输出。

引脚分组与模式



输入/输出块 Ⅲ

- ▶ 输入/输出引脚被分组为组 (Banks)。
- ▶ 每组中的两个引脚被分组为正 (P) 负 (N) 对。
- ▶ 单端模式:
 - ▶ 输入电压接近地电平时,逻辑电平为 0。
 - ▶ 输入电压接近 VCC 时,逻辑电平为 1。

▶ 差分模式:

- ▶ 引脚 P 的电压低于引脚 N 时,逻辑电平为 0。
- ▶ 引脚 P 的电压高于引脚 N 时,逻辑电平为 1。

参考模式:

- ▶ 输入电压低于参考电压时,逻辑电平为 0。
- ▶ 输入电压高于参考电压时,逻辑电平为 1。

输出模式



输入/输出块 Ⅳ

- ▶ 单端引脚也可用作输出。
 - ▶ 逻辑电平为 1 时, 引脚电压为 VCC。
 - ▶ 逻辑电平为 0 时, 引脚电压为地电平。

可配置逻辑块 (CLB)

- ▶ 简介:
 - ▶ 可配置逻辑块 (CLB) 是 FPGA 中实现数字系统的基本元素。
 - ▶ CLB 的核心包括查找表 (LUT)、触发器和多路复用器。

多路复用器

可配置逻辑块 (CLB) II

基本概念:

- ▶ 多路复用器是一种选择器,具有 N 个选择位、2 N 个输入引 脚和 1 个输出引脚。
- ▶ 通过选择位决定哪个输入引脚连接到输出。

▶ 二选一多路复用器:

- ▶ 图 2.10 展示了由基本逻辑门构成的二选一多路复用器的电路图。
- ▶ 工作原理:

$$out = \begin{cases} in1 & \text{if sel} = 0\\ in2 & \text{if sel} = 1 \end{cases}$$
 (2.4)

- ▶ 选择引脚 (sel) 决定哪个输入连接到输出。
- ▶ 32 选 1 多路复用器:
 - ▶ 有 5 个选择位,可以选择 32 个输入中的其中一个。

互连资源

▶ 简介:

- ▶ 互连资源由电线和可编程开关组成,负责连接 FPGA 中的 CLB 和其他构建模块。
- 互连也称为布线通道。
- Artix-7 FPGA 中的 CLB 以网格结构布置,简化了互连使用的规划。
- 初级或中级用户无需了解互连功能, Vivado 设计套件负责高效使用这些资源。

块 RAM

▶ 简介:

- ▶ 与由 SLICEM 块组成的分布式存储元件不同,Artix-7 FPGA 还具有块 RAM 模块。
- ▶ 块 RAM 可用于存储数据,还可以构成缓冲区、大型 LUT 或 移位寄存器。

容量:

- ▶ 每个块 RAM 可以存储 36-kbit 的数据块或两个 18-kbit 的数据块。
- ▶ FPGA 中共有 50 个块 RAM,总容量为 1800 kbits。
- ▶ 每个 36-kbit 块 RAM 的数据宽度为 64 位,额外 8 位用于数据读取过程中的单比特错误纠正或双比特错误检测。

DSP 切片

- ▶ 简介:
 - ▶ 现代 FPGA 中有专门用于算术和逻辑运算的模块,称为数字信号处理 (DSP) 切片。
 - ▶ Artix-7 FPGA 中的 DSP 切片称为 DSP48E1, 共有 90 个。
- ▶ 功能:
 - ▶ 每个 DSP 切片可以执行多种算术和逻辑运算,包括:
 - 25 位和 18 位二进制数的乘法。
 - ▶ 48 位数的加法、减法和累加。
 - 48 位数的逻辑运算。
 - 这些运算在没有 DSP 切片的情况下需要复杂的算法实现, 因此 DSP 切片在实现中非常高效。

时钟管理

▶ 简介:

- ▶ 时钟是一个周期性方波信号,用于同步数字系统的运行。
- ▶ 大多数数字系统需要时钟信号来同步逻辑操作。


时钟管理:

- ▶ Artix-7 FPGA 没有内部时钟生成电路,用户需要向 FPGA 提供时钟信号。
- ▶ 一些输入/输出引脚能够接收时钟信号。
- ▶ 时钟信号进入 FPGA 后,可以由时钟管理模块 (CMT) 处理 并分配到整个 FPGA。
- ▶ Basys3 和 Arty 开发板提供外部时钟源。
- Artix-7 FPGA 分为六个时钟区域,每个区域包含大部分或所有 FPGA 构建模块。

Altera FLEX 8000

▶ 概述:

- ▶ Altera 的 FLEX 8000 系列具有类似于 CPLD 的三层层次结构,但其最低层由查找表(LUT)组成,而不是类似 SPLD的块,因此被归类为 FPGA。
- ► FLEX 8000 结合了 FPGA 和 CPLD 技术,基于 SRAM,使用 4 输入 LUT 作为其基本逻辑块。
- ▶ 逻辑容量: 从约 4000 门到超过 15000 门。




XADC 模块

- ▶ 模拟信号可以通过采样和量化后被数字系统处理,执行这些操作的模块称为模数转换器 (ADC)。由于数字系统的最新进展需要处理模拟信号,Artix-7 FPGA 专门配备了 XADC 模块。
- Artix-7 XC7A35T FPGA 包含一个 XADC 模块,该模块由两个 ADC 模块组成。每个模块每秒可以采集 100 万个样本(MSPS),每个样本用 12 位表示。两个 ADC 模块可以同时处理两个不同的模拟信号。

高速串行 I/O 收发器

- ▶ 高速串行 I/O 收发器 (HSSIOs) 是专门用于传输和接收串 行数据的电路。这些收发器是进行速度约为每秒干兆比特 (Gb/s) 数据传输的必备组件。
- ▶ PCle (外围组件互连高速) 是一种高速串行连接总线标准。 Artix-7 XC7A35T FPGA 包含一个用于 PCle 接口的集成模块。

- ▶ FLEX 8000 架构:
 - ▶ 如图 13 所示, FLEX 8000 的基本逻辑块称为逻辑元素 (Logic Element, LE), 包含一个 4 输入 LUT、一个触发器 以及用于算术电路的特殊进位电路(类似于 Xilinx XC4000)。
 - ▶ LE 还包括级联电路,可高效实现宽与函数。
 - ▶ LE 细节: 如图 21 所示。



- ▶ 逻辑阵列块 (LAB):
 - ► LE 被分组为 8 个一组的**逻辑阵列块 (Logic Array Blocks, LABs)**, 这个概念借用了 Altera 的 CPLD。
 - ▶ 如图 14 所示,每个 LAB 包含本地互连,每条本地线可以连接同一 LAB 内的任何 LE。
 - ▶ 本地互连还连接到 FLEX 8000 的全局互连 (Fast Track)。
 - ▶ Fast Track: 类似于 Xilinx 的长线,每条 Fast Track 线延伸整个芯片的宽度或高度。
 - ▶ 特点: FLEX 8000 只有长线,这使得 CAD 工具能够自动配置,且互连延迟比使用许多小段线的 FPGA 更可预测。

From FastTrack interconnect

- ▶ FLEX 10000 系列:
 - ▶ FLEX 10000 是对 FLEX 8000 架构的扩展,增加了可变大小的 SRAM 块,称为**嵌入式阵列块 (Embedded Array Blocks, EABs)。**
 - ► EAB 功能:
 - ▶ 可以配置为具有可变宽高比的 SRAM 块: 256 x 8、512 x 4、 1K x 2 或 2K x 1。
 - ▶ 也可以配置为实现复杂逻辑电路(如乘法器),作为大型多输出查找表使用。
 - ► CAD 工具支持: Altera 提供了多个宏函数,用于在 EAB 中实现有用的逻辑电路。
 - ▶ 逻辑容量: 目前 FPGA 中最高,但难以提供准确数字。



FPGA 的应用

▶ 概述:

- ▶ FPGA 在过去十年中迅速获得认可并快速增长,因为它们可 以应用于非常广泛的应用领域。
- 典型应用:
 - ▶ 随机逻辑。
 - ▶ 集成多个 SPLD。
 - ▶ 设备控制器。
 - 通信编码和滤波。
 - ▶ 包含 SRAM 块的中小型系统。
- ▶ 设计原型与硬件仿真:
 - ▶ 设计原型: 用于在门阵列中实现的设计原型。
 - ▶ 可能仅需要一个大型 FPGA (容量相当于一个小型门阵列)。
 - ▶ 硬件仿真: 仿真整个大型硬件系统。
 - ▶ 涉及通过某种互连连接的多个 FPGA。
 - ▶ 例如, QuickTurn 等公司开发了包含多个 FPGA 和必要软件 的产具 用于由股的公区和吨射



▶ 定制计算:

- ► 一个新兴且前景广阔的应用领域是使用 FPGA 作为定制计算机。
 - ▶ 利用可编程部分"执行"软件,而不是将软件编译为在常规 CPU 上执行。
 - ▶ 相关资源: IEEE 举办的 FPGA-Based Custom Computing Workshop (FCCM)。

设计与性能:

- ► CPLD 映射: 设计通常自然地映射到类似 SPLD 的块,性能更可预测。
- ▶ FPGA 映射: 设计被分解为逻辑块大小的部分,并分布在 FPGA 的区域中。
 - ▶ 由于 FPGA 的互连结构,这些逻辑块之间的连接可能引入各种延迟。
 - ▶ 因此,FPGA 的性能更多地取决于 CAD 工具如何将电路映射 到芯片中。

基于 FPGA 的数字系统设计哲学

数字系统可以通过不同的设计策略和资源实现。本节讨论使用 FPGA 进行数字系统设计的哲学,强调如何有效地使用 FPGA。

使用 FPGA 时的思考方式

- 设计自由: 使用 FPGA 设计数字系统时,用户可以自由选择设计方法,同一个数字系统可以通过多种方式实现,设计师有责任选择最适合的设计风格。
- ► **无预定义模块**: FPGA 设计开始时没有预定义的模块,设计师需要使用强大的资源来构建所需的模块,因此需要扎实的数字逻辑知识。FPGA 厂商也提供 IP 模块以简化设计。
- ▶ **硬件描述语言 (HDL)**: FPGA 设计使用硬件描述语言 (HDL), 而不是传统的顺序编程语言。设计应基于块级并行实现,以获得最佳性能。

FPGA 与 CPLD 的主要区别有

1. 架构差异

- ▶ FPGA 采用细粒度结构 (LUT + 分布式寄存器), 适合复杂时序逻辑。
- ▶ CPLD 采用粗粒度结构 (乘积项 + 集中式宏单元),适合组合逻辑。

2. 资源规模

- ▶ FPGA 逻辑单元数量多,集成 RAM、DSP 等模块。
- ▶ CPLD 逻辑资源较少,无专用硬件模块。

3. 时序特性

- ▶ FPGA 时序优化依赖工具,延迟不可预测。
- ▶ CPLD 时序固定,适合确定性控制。

4. 适用场景

- ▶ FPGA:视频处理、通信协议、AI 加速等。
- ▶ CPLD: 电源管理、接口转换、简单状态机。

选型建议

- ▶ 选择 FPGA:需要高性能、高灵活性、支持复杂算法或大规模并行处理。
- ▶ 选择 CPLD: 要求低功耗、快速启动、确定性延迟和小型逻辑控制。

习题

- ▶ 1 除了 OR 和 AND 逻辑门外,还有 NOR (NOT-OR) 和 NAND (NOT-AND) 门。请使用基本逻辑门结构来构建它们。
- ▶ 2 在某些应用中还会使用 XOR 门,请使用 OR 和 AND 逻辑门构建该门。
- ▶ 3 FPGA 并非实现数字系统的唯一设备,请研究过去开发的 类似设备。
- ▶ 4 Artix-7 FPGA 是我们在本书中考虑的系列,但 Xilinx 还有 其他 FPGA 系列,请选择两个系列并将其属性与 Artix-7

谢谢!

感谢聆听!