Odd-Day Team

پروژهٔ درس معماری کامپیوتر فاز دوم


اعضای تیم:

آرش توانگر

کیان عمومی


عليرضا مراديان

رضا عرفان آراني




شرح فاز دوم:

- پردازندهٔ انتخاب شده: RISC-V 32I
- شمای کلی معماری به صورت زیر در آمده است:



● اما شکل به صورت دقیق تر بین Core و Cache و Data_Memory را در ذیل می توانید ببینید:



• توضيحات معمارى:

- در این فاز ما ارتباط مستقیم memory و (core) را حذف کردیم. با وجود یک cache در این فاز ما ارتباط مستقیم memory و معماری ما در فاز جدید به صورت زیر عمل خواهیم کرد:
- نخست وقتی هیچ مقداری در cache قرار نگرفته است cache بعد از درخواست CPU بخواندن و نوشتن مقادیر این کار را در memory انجام می دهد و خروجی پس گرفته شده از memory را در خود ذخیره می کند و مقدار ذخیره شده را به core بازمی گرداند.
- به طور کل ارتباط مستقیم حذف شده و پس از ریختن اولیه مقادیر در cache هر نوع عملیات خواندن و نوشتن در cache هندل می شود. Core با درخواست از cache این وظیفه را به عهده خود cache می گذارد تا نحوهٔ انجام کارها را هندل کند. اگر خواندن و نوشتن clean یا dirty باشند این cache هست که باید این مورد را تشخیص داده و کار درست را انجام دهد.
- همچنین در این فاز ما عملیات memoryمان 4 کلاک طول می کشد. این مورد نیز وظیفه محمچنین در این فاز ما عملیات coreها استفاده از cache هست تا به core اطلاع دهد، بدین صورت که pc اگر نیاز به استفاده از memory دید به core اطلاع می دهد که 4 کلاک pc را نگه دار و جلو نبر. Cache در Boolean اینجا مقدار Boolean برابر 1 می کند که این کار باعث می شود counter فعال شده و تا 4 کلاک این counter شمرده شود و مانع افزایش pc شود. بعد از آن core به حالت عادی در آمده و کار ادامه پیدا می کند.
- همچنین قبلا که ما ALU را مسئول پیدا کردن خانههای حافظه و هندل کردن خروجیهای حافظه
 کرده بودیم را این بار مسئول cache کردیم. ALU دیگر مستقیم از مقادیر memory خبری ندارد و مقادیر cache را هندل می کند.