




CPU的功能 1. 指令控制。完成取指令、分析指令和执行指令的操作,即程序的顺序控制。 2. 操作控制。一条指令的功能往往是由若干操作信号的组合来实现的。CPU管理并产生由内存取出的每条指令的操作信号,把各种操作信号送往相应的部件,从而控制这些部件按指令的要求进行动作。 3. 时间控制。对各种操作加以时间上的控制。时间控制要为每条指令按时间顺序提供应有的控制信号。 4. 数据加工。对数据进行算术和逻辑运算。 5. 中断处理。对计算机运行过程中出现的异常情况和特殊请求进行处理。



中央处理器 运算器的基本结构



运算器的基本结构




1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组: 如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的 地址。

如果直接用导线连接,相当于多个寄存器同时并且一直向ALU传输数据解决方法1. 使用多路选择器

专用数据通路方式:根据指令执行过程中的数据和地址的流动方向安排连接线路。

王道考研/CSKAOYAN.COM

运算器的基本结构



1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组: 如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的


如果直接用导线连接,相当于多个寄存器同时并且一直向ALU传输数据解决方法1.使用多路选择器根据控制信号选择一路输出

解决方法2. 使用三态门可以控制每一路是否输出

专用数据通路方式:根据指令执行过程中的数据和地址的流动方向安排连接线路。

运算器的基本结构

CPU内部单总线方式:将所有寄存器的输入端和输出端都连接到一条公共的通路上。



1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。 2. 通用寄存器组: 如AX、BX、CX、DX、SP等,用于 存放操作数(包括源操作数、目的操作数及中间结果) 和各种地址信息等。SP是堆栈指针,用于指示栈顶的 地址。

如果直接用导线连接,相当于多个寄 存器同时并且一直向ALU传输数据

解决方法1. 使用多路选择器 根据控制信号选择一路输出 解决方法2. 使用三态门

可以控制每一路是否输出

如:R0out为1时 R_0 中的数据输出到A端,

ROout为0时R₀中的数据无法输出到B端


性能较高,基本不存在数据冲突现象,但结构复杂,硬件量大,不易实现。

专用数据通路方式:根据指令执行过程中的数据和地址的流动方向安排连接线路。

王道考研/CSKAOYAN.COM


运算器的基本结构


CPU内部单总线方式:将所有寄存器的输入端和输出端都连接到一条公共的通路上。




- 1. 算术逻辑单元: 主要功能是进行算术/逻辑运算。
- 2. 通用寄存器组:如AX、BX、CX、DX、SP等,用于存放操作数(包括源操作数、目的操作数及中间结果)和各种地址信息等。SP是堆栈指针,用于指示栈顶的地址。
- 3. 暂存寄存器:用于暂存从主存读来的数据,这个数据不能存放在通用寄存器中,否则会破坏其原有内容。如:两个操作数分别来自主存和 R_0 ,最后结果存回 R_0 ,那么从主存中取来的操作数直接放入暂存器,就不会破坏运算前 R_0 的内容。


结构简单,容易实现,但数据传输存在 较多冲突的现象,性能较低。
























































指令周期的数据流-执行周期

执行周期的任务是根据IR中的指令字的操作码和操作数通过ALU操作产生执行结果。 不同指令的执行周期操作不同,因此没有统一的数据流向。




中央处理器 指令执行方案



指令执行方案

一个指令周期通常要包括几个时间段(执行步骤),每个步骤完成指令的一部分功能,几个依次执行的步骤完成这条指令的全部功能。



方案3. 流水线方案

在每一个时钟周期启动一条指令,尽量让多条指令同时运行,但各自处在不同的执行步骤中。 指令之间并行执行。


方案1. 单指令周期


对所有指令都选用相同的执行时间来完成。 指令之间串行执行;指令周期取决于执行时间最 长的指令的执行时间。


对于那些本来可以在更短时间内完成的指令,要 使用这个较长的周期来完成,会降低整个系统的 运行速度。


方案2. 多指令周期


对不同类型的指令选用不同的执行步骤来完成。 指令之间串行执行;可选用不同个数的时钟周期 来完成不同指令的执行过程。 需要更复杂的硬件设计。





































































专用数据通路方式-例题


下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭头表示信息传递方向。

要求:

- (1) 请写出图中a、b、c、d 4个寄存器的名称。
- (2) 简述图中取指令的数据通路。
- (3) 简述数据在运算器和主存之间进行存/取访问
- (4) 简述完成指令LDA X的数据通路(X为主存地均
- (5) 简述完成指令ADD Y的数据通路(Y为主存地均
- (6) 简述完成指令STA Z的数据通路(Z为主存地均

(1)

d能自动"+1",是PC PC内容是地址,送MAR,故c是MAR b与微操作信号发生器相连,是IR 与主存相连的寄存器是MAR和MDR,c是MAR,则a是MDR



王道考研/CSKAOYAN.COM

专用数据通路方式-例题


下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭头表示信息传递方向。

要求:

- (1) 请写出图中a、b、c、d 4个寄存器的名称。
- (2) 简述图中取指令的数据通路。
- (3) 简述数据在运算器和主存之间进行存/取访问
- (4) 简述完成指令LDA X的数据通路(X为主存地上
- (5) 简述完成指令ADD Y的数据通路(Y为主存地均
- (6) 简述完成指令STA Z的数据通路(Z为主存地t

(2)

 $(PC) \rightarrow MAR$ $M(MAR) \rightarrow MDR$ $(MDR) \rightarrow IR$



专用数据通路方式-例题


下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累 加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄 存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭 头表示信息传递方向。

(3) 简述数据在运算器和主存之间进行存/取访问的数据通路。

存/取的数据放到ACC中 设数据地址已放入MAR 取: $M(MAR) \rightarrow MDR$

存: $(ACC) \rightarrow MDR$ $(MDR) \rightarrow M(MAR)$

 $(MDR) \rightarrow ALU \rightarrow ACC$




专用数据通路方式-例题

下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累 加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄 存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭 头表示信息传递方向。

(4) 简述完成指令LDA X的数据通路(X为主存地址,LDA的功能为(X)→ACC)。

 $X \rightarrow MAR$ $M(MAR) \rightarrow MDR$ $(MDR) \rightarrow ALU \rightarrow ACC$




专用数据通路方式-例题

下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累 加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄 存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭 头表示信息传递方向。

(5) 简述完成指令ADD Y的数据通路(Y为主存地址, ADD的功能为(ACC)+(Y)→ACC)。

 $Y \rightarrow MAR$ $M(MAR) \rightarrow MDR$ $(MDR) \rightarrow ALU, (ACC) \rightarrow ALU$ $ALU \rightarrow ACC$





专用数据通路方式-例题

下图是一个简化了的CPU与主存连接结构示意图(图中省略了所有的多路选择器)。其中有一个累 加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器:主存地址寄存器(MAR)、主存数据寄 存器(MDR)、程序寄存器(PC)和指令寄存器(IR),各部件及其之间的连线表示数据通路,箭 头表示信息传递方向。


(6) 简述完成指令STA Z的数据通路(Z为主存地址, STA的功能为(ACC)→Z)。


 $Z \rightarrow MAR$ $(ACC) \rightarrow MDR$ $(MDR) \rightarrow M(MAR)$













控制器的结构和功能


控制器是计算机系统的指挥中心,控制器的主要功能有:


- 1) 从主存中取出一条指令,并指出下一条指令在主存中的位置。
- 2)对指令进行译码或测试,产生相应的操作控制信号,以便启动规定的动作。
- 3)指挥并控制CPU、主存、输入和输出设备之间的数据流动方向。























CPU的控制方式

CPU的控制方式:产生不同微操作命令序列所用的时序控制方式。

1. 同步控制方式

整个系统所有的控制信号均来自一个**统一的时钟信号**。同步控制方式的优点是控制电路简单,缺点是运行速度慢。

2. 异步控制方式

异步控制方式**不存在基准时标信号**。

各部件按自身固有的速度工作,通过应答方式进行联络。

异步控制方式的优点是运行速度快、缺点是控制电路比较复杂。

3. 联合控制方式

对各种不同的指令的微操作实行**大部分采用同步控制、小部分采 用异步控制**的办法。

设计步骤:

- 1. 分析每个阶段的微操作序列
- 2. 选择CPU的控制方式 假设采用同步控制方式,
- 3. 安排微操作时序 一个机器周期内安排3个节拍(时钟周期)。
- 4. 电路设计

王道考研/CSKAOYAN.COM

安排微操作时序的原则

原则一 微操作的 先后顺序不得 随意 更改

原则二 被控对象不同的微操作

尽量安排在 一个节拍 内完成

原则三 占用时间较短的微操作

尽量 安排在 一个节拍 内完成

并允许有先后顺序

安排微操作时序-取指周期

原则一 微操作的 先后顺序不得 随意 更改

原则二 被控对象不同的微操作

尽量安排在 一个节拍 内完成

原则三 占用时间较短的微操作

尽量 安排在 一个节拍 内完成

并允许有先后顺序

(1) PC \rightarrow MAR

(2) $1 \rightarrow R$ 存储器空闲即可

(3) M (MAR) \rightarrow MDR 在(1)之后

(4) MDR \rightarrow IR 在(3)之后

(5) OP (IR) \rightarrow ID 在(4)之后

(6) (PC) + 1 → PC 在(1)之后

王道考研/CSKAOYAN.COM

安排微操作时序-取指周期

两个微操作占用时 间较短,根据原则 三安排在一个节拍

原则一 微操作的 先后顺序不得 随意 更改

原则二 被控对象不同的微操作

尽量安排在 一个节拍 内完成

原则三 占用时间较短的微操作

尽量 安排在 一个节拍 内完成

并允许有先后顺序

 T_0 (1) PC \rightarrow MAR

 T_0 (2) 1 \rightarrow R

存储器空闲即可

 T_1 (3) M (MAR) \rightarrow MDR

在(1)之后

 T_1 (6) (PC) + 1 \rightarrow PC

在(1)之后

(4) MDR \rightarrow IR T_2

在(3)之后

(5) OP (IR) \rightarrow ID

在(4)之后

安排微操作时序-间址周期

原则一 微操作的 先后顺序不得 随意 更改

原则二 被控对象不同的微操作

尽量安排在 一个节拍 内完成

原则三 占用 时间较短 的微操作

尽量 安排在 一个节拍 内完成

并允许有先后顺序

 T_0 (1) Ad(IR) \rightarrow MAR

 T_0 (2) 1 \rightarrow R

 T_1 (3) M (MAR) \rightarrow MDR

 T_2 (4) MDR \rightarrow Ad(IR)

王道考研/CSKAOYAN.COM


安排微操作时序-执行周期 原则一 微操作的 先后顺序不得 随意 更改 \bigcirc CLA T_0 clear 原则二 被控对象不同的微操作 T_2 0 \rightarrow AC ACC清零 尽量安排在 一个节拍 内完成 ② **COM** T_0 原则三 占用时间较短的微操作 complement T_1 $T_2 \overline{AC} \rightarrow AC$ ACC取反 尽量 安排在 一个节拍 内完成 3 SHR T_0 并允许有先后顺序 T_1 shift T_2 L(AC) \rightarrow R(AC) 算术右移 $T_2 AC_0 \rightarrow AC_0$ 4 CSL T_0 cyclic shift $T_2 R(AC) \rightarrow L(AC), AC_0 \rightarrow AC_n$ 循环左移 ⑤ STP T_0 stop T_2 0 \rightarrow G 停机 王道考研/CSKAOYAN.COM

```
安排微操作时序-执行周期
(1) 非访存指令
                                                                     (2) 访存指令
 ① CLA
                  T_0
                                                                         \ensuremath{\textcircled{6}} ADD X \ensuremath{\text{T}_0} Ad ( IR ) \ensuremath{\boldsymbol{\rightarrow}} MAR , \ensuremath{\text{1}} \ensuremath{\boldsymbol{\rightarrow}} R
  clear
                                                                          加法指令 T_1 M (MAR) \rightarrow MDR
                  T_2
                        0 \rightarrow AC
  ACC清零
                                                                          隐含ACC
                                                                                       T_2 (AC)+(MDR) \rightarrow AC
  ② COM
                   \mathsf{T}_0
                                                                         7 STA X
                                                                                        T_0 Ad (IR) \rightarrow MAR, 1 \rightarrow W
  complement T_1
                                                                         存数指令
                                                                                        T_1 AC \rightarrow MDR
  ACC取反
                        \overline{AC} \rightarrow AC
                                                                         隐含ACC
                                                                                         T_2 MDR \rightarrow M (MAR)
  ③ SHR
                   T_0
                                                                                         T_0 Ad (IR) \rightarrow MAR, 1 \rightarrow R
                                                                         ® LDA X
                   \mathsf{T_1}
  shift
                                                                         取数指令
                                                                                        T_1 M (MAR) \rightarrow MDR
                   T_2 L(AC) \rightarrow R(AC)
  算术右移
                                                                          隐含ACC
                                                                                        T_2 MDR \rightarrow AC
                   T_2 AC_0 \rightarrow AC_0
                                                                     (3) 转移指令
  4 CSL
                   \mathsf{T}_0
                                                                          9 JMP X
  cyclic shift
                  \mathsf{T_1}
                                                                         jump
  循环左移
                   T_2 R(AC) \rightarrow L(AC), AC<sub>0</sub> \rightarrow AC<sub>n</sub>
                                                                                               Ad ( IR ) \rightarrow PC
                                                                          无条件转移 T<sub>2</sub>
  ⑤ STP
                   \mathsf{T}_0
                                                                          ① BAN X
                   \mathsf{T_1}
  stop
                                                                          Branch ACC
                   T_2 0 \rightarrow G
                                                                                               A_0 \cdot Ad (IR) + \overline{A_0} \cdot PC \rightarrow PC
  停机
                                                                         Negative
                                                                          条件转移
                                                                                                                   王道考研/CSKAOYAN.COM
```

	×1111/W	:1 L H 1 \ 1	-中断周期	
原则一 微操作的 先后顺	原序不得 随意 更改	T_0	(1) a → MAR	
原则二 被控对象不同的	力微操作	T_0	(2) $1 \rightarrow W$	存储器空闲即可
尽量安排在 一/	个节拍 内完成	T_0	(3) 0 → EINT	硬件关中断
原则三 占用 时间较短的	的微操作	T_1	(4) (PC) \rightarrow MDR	内部数据通路空闲即可
尽量 安排在 一/	个节拍 内完成	T_2	(5) MDR \rightarrow M(MAI	R) 在(4)之后
并允许有先后顺	序	T_2	(6) 向量地址 → P(在(4)之后
设计步骤:		注:	些操作由中断隐指《 中断隐指令不是- 断周期由硬件完成的	一条指令,而是指一条指令的
1. 分析每个阶段的微操 2. 选择CPU的控制方式 3. 安排微操作时序 4. 电路设计	作序列	1. 2.	断周期的三个任务: 保存断点 形成中断服务程序 关中断	的入口地址

王道考研/CSKAOYAN.COM


组合逻辑设计 设计步骤: 1. 列出操作时间表 2. 写出微操作命令的最简表达式 3. 画出逻辑图





工作		状态			操作时间 								
周期 标记	节拍	条件	微操作命令信号	CLA	COM	SHR	CSL	STP	ADD	STA	LDA	JMP	BAN
	T ₀		$Ad(IR) \rightarrow MAR$						1	1	1	1	1
IND			1 → R						1	1	1	1	1
间址	T_1		$M(MAR) \rightarrow MDR$						1	1	1	1	1
	T ₂	T.	MDR→Ad (IR)						1	1	1	1	1
		IND	1 → EX						1	1	1	1	1
间址	周期标	1											


设计步骤 1. 列出排]表		组合	逻辑:	设计		•				
2. 写出微 操作命令的 最简表达式	工作 周期 标记	节拍	状态 条件	微操作命令信号	CLA	СОМ	ADD	STA	LDA	JMP	BAN	
				$Ad(IR) \rightarrow MAR$			1	1	1			
		T_0		$1 \longrightarrow R$			1		1			
				$1 \longrightarrow W$				1				
	T. T. T.	T_1		$M(MAR) \rightarrow MDR$			1		1			
	EX 执行	11		$AC \longrightarrow MDR$				1				
	执行			(AC)+(MDR)→AC			1					
				$MDR \rightarrow M(MAR)$				1				
		T ₂		MDR→AC					1			
				0→AC	1							
				$\overline{AC} \longrightarrow AC$		1						
				$Ad(IR) \rightarrow PC$						1		
			A_0	$Ad(IR) \rightarrow PC$							1	
l										王道考	研/CSKA	OYAN.CO


			_	微葉	作信	号综	合 — —	_					
工作 周期 标记	节拍	状态 条件	微操作命令信号	CLA	СОМ	SHR	CSL	STP	ADD	STA	LDA	JMP	BAN
	т		$PC \longrightarrow MAR$	1	1	1	1	1	1	1	1	1	1
FE	T_0		1 → R	1	1	1	1	1	1	1	1	1	1
取指	T ₁		$M(MAR) \rightarrow MDR$	1	1	1	1	1	1	1	1	1	1
IND			1 IV				 		-	<u>+</u>	-	-	· -
间址	T ₁		$M(MAR) \longrightarrow MDR$						1	1	1	1	1
			EX	1	$l \rightarrow W$					1	+ -	1	
执行 T_1 $M(MAR) \rightarrow MDR$ 1 1													
FE·	$\Gamma_1 + IN$	$D \cdot T_1$	DR微操作命令的逻 ADD+STA+LDA+JM D+STA+LDA+JMP	IP+BA	N) + E	X·T ₁ (<mark>/</mark> .DD+L	ADD+L DA)}	.DA)		_,,,	考研/C		






























微指令的编码方式

(1) 直接编码(直接控制)方式

在微指令的操作控制字段中,每一位代表一个微操作命令

某位为"1"表示该控制信号有效

优点:简单、直观,执行速度快,操作并行性好。


(PC) → MAR 控制信号 1→R 1 1 0 0 0 0 0 0 0 1 下地址 操作控制

缺点: 微指令字长过长, n个微命令就要求微指令的操作字段有n位, 造成控存容量极大。

(2) 字段直接编码方式

将微指令的控制字段分成若干 "段",每段经译码后发出控制信号 微命令字段分段的原则:

- ① 互斥性微命令分在同一段内,相容性微命令分在不同段内。
- ② 每个小段中包含的信息位不能太多,否则将增加译码线路的复杂性和译码时间。
- ③一般每个小段还要留出一个状态,表示本字段不发出任何微命令。因此,当某字段的长度为3位时,最多只能表示7个互斥的微命令,通常用000表示不操作。




微指令的编码方式

(2) 字段直接编码方式

将微指令的控制字段分成若干 "段",每段经译码后发出控制信号 微命令字段分段的原则:

- ① 互斥性微命令分在同一段内, 相容性微命令分在不同段内。
- ②每个小段中包含的信息位不能太多,否则将增加译码线路的 复杂性和译码时间。
- ③一般每个小段还要留出一个状态,表示本字段不发出任何微命令。因此,当某字段的长度为3位时,最多只能表示7个互斥的微命令,通常用000表示不操作。




某计算机的控制器采用微程序控制方式,微指令中的操作控制字段采用字段直接编码法,共有33个微命令,构成5个互斥类,分别包含7、3、12、5和6个微命令,则操作控制字段至少有多少位?

第1个互斥类有7个微命令,要留出1个状态表示不操作, 所以需要表示8种不同的状态,故需要3个二进制位。

以此类推,后面4个互斥类各需要表示4、13、6、7种不同的状态,分别对应2、4、3、3个二进制位。

故操作控制字段的总位数为 3+2+4+3+3 = 15 位






微指令的地址形成方式 1. 微指令的 下地址字段 指出 微指令格式中设置一个下地址字段,由微指令的下地址字 段直接指出后继微指令的地址,这种方式又称为断定方式。 2. 根据机器指令的 操作码 形成 当机器指令取至指令寄存器后,微指令的地址由操作码经 微地址形成部件形成。 3. 增量计数器法 (CMAR)+1 → CMAR 4. 分支转移 转移方式: 指明判别条件; 转移地址: 指明转移成功后的去向。 操作控制字段 转移方式 转移地址 5. 通过测试网络 微指令地址 非测试地址 h 测试地址1 6. 由硬件产生微程序入口地址 测试网络 测试源 第一条微指令地址 由专门 硬件 产生 中断周期 电MBR件 M 生中断周期微程序目地以 ─ 操作控制 → · - 顺序控制 -王道考研/CSKAOYAN.COM


微指令的地址形成方式-断定方式


1. 微指令的 下地址字段 指出 微指令格式中设置一个下地址字段,由微指令的下地址字 段直接指出后继微指令的地址,这种方式又称为**断定方式**。

某计算机采用微程序控制器,共有32条指令,公共的取指令微程序包含2条微指令,各指令对应的微程序平均由4条微指令组成,采用断定法(下地址字段法)确定下条微指令地址,则微指令中下地址字段的位数至少是多少位?









微程序控制单元的设计

设计步骤:

- 1. 分析每个阶段的微操作序列 2. 写出对应机器指令的微操作命令及节拍安排
- 3. 确定微指令格式
- 4. 编写微指令码点

取指周期-硬布线控制器的节拍安排

- T_0 PC \rightarrow MAR
- T_0 1 \rightarrow R
- T_1 M (MAR) \rightarrow MDR
- T_1 (PC) + 1 \rightarrow PC
- T_2 MDR \rightarrow IR
- T_2 OP (IR) \rightarrow ID

取指周期-微程序控制器的节拍安排

- T_0 PC \rightarrow MAR
- T_0 1 \rightarrow R
- T_1 M (MAR) \rightarrow MDR
- T_1 (PC)+1 \rightarrow PC
- T_2 MDR \rightarrow IR
- OP(IR)→ 微地址形成部件

还需考虑如何读出这3条微指令

王道考研/CSKAOYAN.COM

3条微指令

微程序控制单元的设计

取指周期-硬布线控制器的节拍安排

- T_0 PC \rightarrow MAR
- T_0 1 \rightarrow R
- T_1 M (MAR) \rightarrow MDR
- T_1 (PC) + 1 \rightarrow PC
- $MDR \rightarrow IR$ T_2
- T_2 OP (IR) \rightarrow ID

取指周期-微程序控制器的节拍安排

- PC → MAR
- T_0 1 \rightarrow R
- $M(MAR) \rightarrow MDR$
- T_1 (PC) + 1 \rightarrow PC
- $MDR \rightarrow IR$ T_2
- T₂ OP(IR)→ 微地址形成部件

还需考虑如何读出这3条微指令, 以及如何转入下一周期

Ad (CMDR) → CMAR

OP(IR)→ 微地址形成部件 → CMAR

王道考研/CSKAOYAN.COM

3条微指令

微程序控制单元的设计

取指周期-硬布线控制器的节拍安排

- T_0 PC \rightarrow MAR
- T_0 1 \rightarrow R
- T_1 M (MAR) \rightarrow MDR
- T_1 (PC)+1 \rightarrow PC
- T_2 MDR \rightarrow IR
- T_2 OP (IR) \rightarrow ID

取指周期-微程序控制器的节拍安排

- T_0 PC \rightarrow MAR
- T_0 1 \rightarrow R
- T_1 Ad (CMDR) \rightarrow CMAR
- T_2 M (MAR) \rightarrow MDR
- T_2 (PC)+1 \rightarrow PC
- T_3 Ad (CMDR) \rightarrow CMAR
- T_4 MDR \rightarrow IR
- T₄ OP(IR) → 微地址形成部件
- T_5 OP (IR) \rightarrow CMAR

还需考虑如何读出这3条微指令, 以及如何转入下一周期

王道考研/CSKAOYAN.COM

6条微指令

微程序控制单元的设计

设计步骤:

- 1. 分析每个阶段的微操作序列
- 2. 写出对应机器指令的微操作命令及节拍安排
 - (1) 写出每个周期所需要的微操作(参照硬布线)
 - (2)补充微程序控制器特有的微操作:
 - a. 取指周期:
 - Ad (CMDR) \rightarrow CMAR
 - OP (IR) \rightarrow CMAR
 - b. 执行周期:
 - Ad(CMDR) →CMAR
- 3. 确定微指令格式
- 4. 编写微指令码点

微程序控制单元的设计

设计步骤:

- 1. 分析每个阶段的微操作序列 2. 写出对应机器指令的微操作命令及节拍安排
 - (1) 写出每个周期所需要的微操作(参照硬布线)
 - (2)补充微程序控制器特有的微操作:
 - a. 取指周期:

Ad (CMDR) → CMAR

OP (IR) → CMAR

b. 执行周期:

Ad(CMDR) →CMAR

3. 确定微指令格式

根据微操作个数决定采用何种编码方式,以确定微指令的操作控制字段的位数。 由微指令数确定微指令的顺序控制字段的位数。

最后按操作控制字段位数和顺序控制字段位数就可确定微指令字长。

4. 编写微指令码点

王道考研/CSKAOYAN.COM

微程序控制单元的设计

设计步骤:

- 1. 分析每个阶段的微操作序列
- 2. 写出对应机器指令的微操作命令及节拍安排
 - (1) 写出每个周期所需要的微操作(参照硬布线)
 - (2)补充微程序控制器特有的微操作:
 - a. 取指周期:

Ad (CMDR) → CMAR

OP (IR) \rightarrow CMAR

b. 执行周期:

Ad(CMDR) →CMAR

3. 确定微指令格式

根据微操作个数决定采用何种编码方式,以确定微指令的操作控制字段的位数。 由微指令数确定微指令的顺序控制字段的位数。

最后按操作控制字段位数和顺序控制字段位数就可确定微指令字长。

4. 编写微指令码点

根据操作控制字段每一位代表的微操作命令,编写每一条微指令的码点。

微程序设计分类

1. 静态微程序设计和动态微程序设计

静态 微程序无需改变,采用 ROM

动态 通过 改变微指令 和 微程序 改变机器指令 有利于仿真,采用 EPROM

2. 毫微程序设计

毫微程序设计的基本概念


微程序设计 用 微程序解释机器指令 毫微程序设计 用 毫微程序解释微程序


毫微指令与微指令 的关系好比 微指令与机器指令 的关系


王道考研/CSKAOYAN.COM

硬布线与微程序的比较


类 别对比项目	微程序控制器	硬布线控制器
工作原理	微操作控制信号以微程序的形式 存放在控制存储器中,执行指令时 读出即可	微操作控制信号由组合逻辑电路 根据当前的指令码、状态和时序, 即时产生
执行速度	慢	快
规整性	较规整	烦琐、不规整
应用场合	CISC CPU	RISC CPU
易扩充性	易扩充修改	困难




















流水线的性能指标

1. 吞吐率 吞吐率是指在单位时间内流水线所完成的任务数量,或是输出结果的数量。 设任务数为n; 处理完成n个任务所用的时间为 T_k

则计算流水线吞吐率(TP)的最基本的公式为 $TP = \frac{n}{T_k}$

理想情况下,流水线的时空图如下:

当连续输入的任务 $n\to\infty$ 时,得最大吞吐率为 $TP_{max}=1/\Delta t$ 。



$$T_k = (k+n-1) \Delta t$$

流水线的实际吞吐率为

$$TP = \frac{n}{(k+n-1)\Delta t}$$

一条指令的执行分为k个阶段,每个阶段耗时 Δt ,一般取 Δt =一个时钟周期

王道考研/CSKAOYAN.COM

流水线的性能指标

2. 加速比 完成同样一批任务,**不使用流水线所用的时间**与**使用流水线所用的时间**之比。


设 T_0 表示不使用流水线时的执行时间,即顺序执行所用的时间; T_k 表示使用流水线时的执行时间

则计算流水线加速比(S)的基本公式为 $S = \frac{T_0}{T_L}$

当连续输入的任务 $n\to\infty$ 时,最大加速比为 $S_{\max}=k$ 。

理想情况下,流水线的时空图如下:

单独完成一个任务耗时为 $k \Delta t$,则顺序完成n个任务耗时 $T_0 = nk \Delta t$





$$T_k = (k+n-1) \Delta t$$

实际加速比为


$$S = \frac{kn\Delta t}{(k+n-1)\Delta t} = \frac{kn}{k+n-1}$$


一条指令的执行分为k个阶段,每个阶段耗时 Δt ,一般取 Δt =一个时钟周期













影响流水线的因素

- 1. 结构相关(资源冲突)
- 2. 数据相关(数据冲突)
- 3. 控制相关(控制冲突)





影响流水线的因素

2. 数据相关(数据冲突)

例题. 假设某指令流水线采用"按序发射,按序完成"方式,没有采用转发技术处理数据相关,并且同一寄存器的读和写操作不能在同一个时钟周期内进行。若高级语言程序中某赋值语句为 x=a+b, x、a和b均为int型变量,它们的存储单元地址分别表示为[x]、[a]和[b]。该语句对应 的指令序列及其在指令流中的执行过程如下图所示。

R1, [a] I1 LOAD ([a]) -> R1 ([b]) —> R2 R2, [b] 12 LOAD ADD R1, R2 13 (R1)+(R2)->R2 (R2) -> [x]STORE R2, [x]

I3与I1和I2存在数据相关,

则这4条指令执行过程中13的ID段和14的IF段被阻塞的原因各是什么? I4和I3存在数据相关。

		时间单元													
指令	1	2	3	4	5	6	7	8	9	10	11	12	13	14	
I ₁	IF	ID	EX	М	WB										
I ₂		IF	ID	EX	М	WB									
I ₃			IF				ID	EX	М	WB					
I ₄							IF				ID	EX	M	WB	

王道考研/CSKAOYAN.COM

影响流水线的因素

2. 数据相关(数据冲突)

数据的基本操作:读(R)、写(W) 冲突的基本类型: RAW、WAR、WAW

I1: ADD R5, R2, R4; (R2)+(R4) -> R5

I2: ADD R4, R5, R3; (R5)+(R3) -> R4

WAR

RAW

乱序发射,编写程序的时候希望I1在I2前完成, I1: STA M, R2; (R2) -> M,M为主存单元


12: ADD R2, R4, R5; (R4)+(R5) -> R2但优化手段导致12在11前发射。


WRW

存在多个功能部件时,后一条指 I1: MUL R3, R2, R1; (R2)*(R1)->R3 12: SUB R3, R4, R5; (R4)-(R5)->R3 令可能比前一条指令先完成。

王道考研/CSKAOYAN.COM

注: "按序发射,按序完成"时,只可能出现RAW相关。





本节内容

中央处理器

指令流水线 分类

王道考研/CSKAOYAN.COM

流水线的分类

1. 部件功能级、处理机级和处理机间级流水线

根据**流水线使用的级别**的不同,流水线可分为部件功能级流水线、处理机级流水线和处理机间流水线。 **部件功能级流水**就是将复杂的算术逻辑运算组成流水线工作方式。例如,可将浮点加法操作分成求阶 差、对阶、尾数相加以及结果规格化等4个子过程。

处理机级流水是把一条指令解释过程分成多个子过程,如前面提到的取指、译码、执行、访存及写回5个子过程。

处理机间流水是一种宏流水,其中每一个处理机完成某一专门任务,各个处理机所得到的结果需存放 在与下一个处理机所共享的存储器中。

2. 单功能流水线和多功能流水线

按流水线可以完成的功能,流水线可分为单功能流水线和多功能流水线。

单功能流水线指只能实现一种固定的专门功能的流水线;

多功能流水线指通过各段间的不同连接方式可以同时或不同时地实现多种功能的流水线。

流水线的分类

3. 动态流水线和静态流水线

按同一时间内各段之间的连接方式,流水线可分为静态流水线和动态流水线。

静态流水线指在同一时间内,流水线的各段只能按同一种功能的连接方式工作。 动态流水线指在同一时间内,当某些段正在实现某种运算时,另一些段却正在进行另一种运算。这样 对提高流水线的效率很有好处, 但会使流水线控制变得很复杂。

4. 线性流水线和非线性流水线

按流水线的各个功能段之间是否有反馈信号,流水线可分为线性流水线与非线性流水线。 **线性流水线**中,从输入到输出,每个功能段只允许经过一次,不存在反馈回路。

非线性流水线存在反馈回路,从输入到输出过程中,某些功能段将数次通过流水线,这种流水线 适合进行线性递归的运算。

