

EXERCÍCIOS — OPERAÇÕES LÓGICAS E DE DESLOCAMENTO (MIPS)

Prática de Instruções AND, ANDI, OR, ORI, SLL e SRL

31 de agosto de 2026

Instruções gerais: Preencha o valor final de cada registrador de destino em formato hexadecimal após a execução de cada instrução, considerando os valores iniciais fornecidos em cada seção.

1. Operação AND (bit a bit)

A instrução **and** realiza a conjunção lógica bit a bit entre dois registradores de origem (formato R) e armazena o resultado no registrador de destino.

1.1 Instruções a Executar

```
and $t0, $t1, $t2
and $s0, $s1, $s2
and $t3, $t4, $t5
```

1.2 Estado dos Registradores

Registrador	Tipo	Valor Inicial / Resultado
\$t1	Origem (rs)	0x00FF
\$t2	Origem (rt)	0x0F0F
\$t0	Destino (rd)	_____
\$s1	Origem (rs)	0xFFFF
\$s2	Origem (rt)	0x00FF
\$s0	Destino (rd)	_____
\$t4	Origem (rs)	0x1234
\$t5	Origem (rt)	0x0FF0

Registrador	Tipo	Valor Inicial / Resultado
\$t3	Destino (rd)	_____

2. Operação ANDI (AND com Imediato)

A instrução **andi** aplica a operação lógica AND entre um registrador de origem e uma constante imediata de 16 bits com extensão de zeros (formato I), gravando o resultado no registrador de destino.

2.1 Instruções a Executar

```
andi $t0, $t1, 0x00FF
andi $s0, $s1, 0xFF00
andi $t3, $t4, 0x000F
```

2.2 Estado dos Registradores

Registrador	Tipo	Valor Inicial / Resultado
\$t1	Origem (rs)	0x1234
\$t0	Destino (rt)	_____
\$s1	Origem (rs)	0xABCD
\$s0	Destino (rt)	_____
\$t4	Origem (rs)	0x9876
\$t3	Destino (rt)	_____

3. Operação OR (bit a bit)

A instrução **or** realiza a disjunção lógica bit a bit entre dois registradores de origem (formato R) e salva o resultado no registrador de destino.

3.1 Instruções a Executar

```
or $t0, $t1, $t2
or $s0, $s1, $s2
or $t3, $t4, $t5
```

3.2 Estado dos Registradores

Registrador	Tipo	Valor Inicial / Resultado
\$t1	Origem (rs)	0x00F0

Registrador	Tipo	Valor Inicial / Resultado
\$t2	Origem (rt)	0x000F
\$t0	Destino (rd)	_____
\$s1	Origem (rs)	0x0F00
\$s2	Origem (rt)	0x00F0
\$s0	Destino (rd)	_____
\$t4	Origem (rs)	0x1111
\$t5	Origem (rt)	0x2222
\$t3	Destino (rd)	_____

4. Operação ORI (OR com Imediato)

A instrução **ori** efetua a operação lógica OR entre o registrador de origem e um valor imediato de 16 bits com extensão de zeros (formato I), armazenando o valor resultante no registrador de destino.

4.1 Instruções a Executar

```
ori $t0, $t1, 0x000F
ori $s0, $s1, 0x00F0
ori $t3, $t4, 0x0001
```

4.2 Estado dos Registradores

Registrador	Tipo	Valor Inicial / Resultado
\$t1	Origem (rs)	0x1230
\$t0	Destino (rt)	_____
\$s1	Origem (rs)	0xAB00
\$s0	Destino (rt)	_____
\$t4	Origem (rs)	0x9870
\$t3	Destino (rt)	_____

5. Operação SLL (Shift Left Logical)

A instrução **sll** realiza o deslocamento de bits à esquerda no registrador de origem pela quantidade de posições especificada no campo *shamt* (formato R), inserindo zeros nas posições menos significativas à direita.

5.1 Instruções a Executar

```
sll $t0, $t1, 4
sll $s0, $s1, 8
sll $t3, $t4, 2
```

5.2 Estado dos Registradores

Registrador	Tipo	Valor Inicial / Resultado
\$t1	Origem (rt)	0x0001
\$t0	Destino (rd)	_____
\$s1	Origem (rt)	0x00FF
\$s0	Destino (rd)	_____
\$t4	Origem (rt)	0x000F
\$t3	Destino (rd)	_____

6. Operação SRL (Shift Right Logical)

A instrução **srl** executa o deslocamento de bits à direita no registrador de origem conforme a quantidade informada no campo *shamt* (formato R), preenchendo as posições mais significativas à esquerda com zeros lógicos.

6.1 Instruções a Executar

```
srl $t0, $t1, 4
srl $s0, $s1, 8
srl $t3, $t4, 2
```

6.2 Estado dos Registradores

Registrador	Tipo	Valor Inicial / Resultado
\$t1	Origem (rt)	0x00F0
\$t0	Destino (rd)	_____
\$s1	Origem (rt)	0xFF00

Registrador	Tipo	Valor Inicial / Resultado
\$s0	Destino (rd)	_____
\$t4	Origem (rt)	0x003C
\$t3	Destino (rd)	_____

Nota: Preencha o valor final de cada registrador de destino após a execução de cada instrução, considerando os valores iniciais fornecidos.

Documento elaborado em 31 de agosto de 2026. As informações contidas são de responsabilidade do solicitante.