



## البوابات والتوابع المنطقية

رقم الصفحة	العنوان
3	1. البوابات المنطقية الرئيسية Logic gates
14	2. دائرة الجامع Adder circuit
17	3. دائرة المقارن Comparator Circuit
19	4. دائرة المرمز ودائرة كشف الترميز Encoder and Decoder Circuits
25	5. دائرة الناخب، ودائرة الناخب العكسي Multiplexer and Demultiplexer Circuits
28	6. خلاصة Summary

## كلمات مفتاحية KEYWORDS

دائرة الجامع Adder، السلسلة Cascading، انتشار المنقول Ripple Carry، دائرة الترميز Encoder، دائرة فك الترميز Decoder، دائرة الناخب (MUX) Multiplexer، دائرة الناخب العكسي (DEMUX) Demultiplexer.

## الملخص Abstract

سندرس في هذا الفصل بإيجاز عمل وتطبيقات البوابات المنطقية، والتوابع المنطقية الرئيسية المكاملة على دوائر متكاملة من العائلة المنطقية المعروفة بعائلة (TTL). تستعمل رموز البوابات المعتمدة في التوثيق الداخلي للتطبيقات الصناعية والعسكرية، وفي الأدبيات المنشورة عنها، وذلك وفقاً للمعيار (AN51/IEEE Standard 91-1984). كما سندرس عدة أنواع من الدوائر المنطقية التركيبية مثل دوائر الجوامع (Adders)، ودوائر المقارنة (Comparators)، ودوائر الترميز (Encoders) ودوائر فك الترميز (Decoders)، ودوائر الناخب (Multiplexers) والناخب العكسي (Demultiplexers).

## الأهداف التعليمية للفصل الرابع ILO4

يهدف هذا الفصل إلى فهم عمل البوابات المنطقية الرئيسية كالعاكس المنطقي وبوابة الجداء المنطقي، وبوابة الجمع المنطقي والتي تدخل في بناء أي تابع منطقي، والتوابع المنطقية الرئيسية كالجوامع، والمقارنات، ودوائر الترميز وكواشف الترميز، والناخب، والناخب العكسي، والتي تدخل في بنية النظم المنطقية.

## مخرجات الفصل الرابع ILO4

فهم عمل البوابات والتوابع المنطقية الرئيسية كدوائر الجوامع، والمقارنات، ودوائر الترميز وكشفه، والناخب، والناخب العكسي.

## الفهرس Contents

1. البوابات المنطقية الرئيسية Logic gates
2. دائرة الجامع Adder circuit
3. دائرة المقارن Comparator Circuit
4. دائرة المرمز ودائرة كشف الترميز Encoder and Decoder Circuits
5. دائرة الناخب، ودائرة الناخب العكسي Multiplexer and Demultiplexer Circuits


## 1. البوابات المنطقية الرئيسية Logic gates

البوابات المنطقية الثلاث الرئيسية هي بوابة العاكس المنطقي (*Inverter or NOT*)، وبوابة الجداء المنطقي (*AND*)، وبوابة الجمع المنطقي (*OR*). يمكن بناء أي نظام منطقي باستعمال البوابات المنطقية الرئيسية هذه. العاكس المنطقي (*Inverter or Not*)

ينفذ العاكس المنطقي عملية العكس المنطقي أو النفي (*NOT*)، أي إذا كان دخله (1) يكون خرج (0) والعكس بالعكس.

### رمز بوابة العاكس المنطقي (Inverter Gate Symbol)

يبين الشكل (1.4) رمزا لبوابة العاكس المنطقي.



الشكل 1.4: رمزا لبوابة العاكس المنطقي: (a) الرمز التقليدي مع إشارة النفي، (b) الرمز المستطيل مع محدد القطبية.

### جدول الحقيقة للعاكس المنطقي (Inverter truth table)

يبين الشكل (2.4) جدول الحقيقة للعاكس المنطقي.

Input (مدخل)	Output (مخرج)
A	X
LOW (0)	HIGH (1)
HIGH (1)	LOW (0)

الشكل 2.4: جدول الحقيقة للعاكس المنطقي.


### التابع المنطقي (Boolean expression)

يعطى التابع المنطقي للعاكس بالعلاقة المنطقية التالية:

$$X = \bar{A}$$

### مثال عن الإشارات الرقمية (Example waveforms)


يبين الشكل (3.4) مخططاً زمنياً لإشارتي دخل وخرج العاكس المنطقي.



الشكل 3.4: المخطط الزمني لإشارتي الدخل والخرج للعاكس المنطقي.

#### مثال على تطبيقات العاكس المنطقي (Application Example)

يبين الشكل (4.4) دائرة الحصول على المتمم الأحادي (1's complement) لعدد إثنائي (Binary number) بثمانية بتات.



الشكل 4.4: دائرة الحصول على المتمم الأحادي لعدد إثنائي بثمانية بتات.

#### الجداء المنطقي (AND Gate)

تعطي بوابة الجداء المنطقي على خرجها القيمة المنطقية (1)، عندما تأخذ كل مداخلها القيم المنطقية (1) ويأخذ الخرج القيمة المنطقية (0) عندما يأخذ على الأقل أحد مداخلها القيمة المنطقية (0).

#### رمز بوابة الجداء المنطقي (AND Gate Symbol)

يبين الشكل (5.4) رمزي بوابة الجداء المنطقي.



(a) Distinctive shape



(b) Rectangular outline with the AND (&) qualifying symbol

الشكل 5.4: رمزا بوابة الجداء المنطقي: (a) رمز البوابة التقليدي، (b) رمز البوابة المستطيل مع إشارة الجداء المنطقي (&).

## جدول الحقيقة للجاء المنطقي (AND truth table)

يبين الشكل (6.4) جدول الحقيقة لبوابة الجاء المنطقي بمدخلين.

Inputs (مدخل)	Output (مخرج)
A B	X
0 0	0
0 1	0
1 0	0
1 1	1

الشكل 6.4: جدول الحقيقة لبوابة الجاء المنطقي بمدخلين.


## التابع المنطقي (Boolean expression)

يعطى التابع المنطقي لبوابة الجاء المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = A \cdot B$$

## مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (7.4) مخططاً زمنياً لإشارات الدخل والمخرج لبوابة الجاء المنطقي بمدخلين.



الشكل 7.4: المخطط الزمني لإشارات الدخل والمخرج لبوابة الجاء المنطقي بمدخلين.

## مثال على تطبيقات بوابة الجاء المنطقي (Application Example)

يمكن استعمال عملية الجاء المنطقي في برامج الكمبيوتر لتحقيق القناع الانتقائي. إذا أردنا الحفاظ على قيم بعض البتات ووضع البعض الآخر على القيمة المنطقية (0). نستعمل قناعاً بوضع القيم المنطقية (1) في الأماكن المراد الحفاظ على قيم بتاتها، ونضع القيم المنطقية (0) في الأماكن التي لا نهتم في الحفاظ على قيم بتاتها. إذا أجرينا جداء


منطقياً بين العدد الإثنائي (10100011) والقناع (00001111)، ستكون نتيجة الجداء المنطقي بينهما هي (00000011). نكون قد حافظنا على البتات الأربعة الدنيا، وأهملنا البتات الأربعة العليا.

### الجمع المنطقي (OR Gate)

تعطي بوابة الجمع المنطقي على خرجها القيمة المنطقية (0)، عندما تأخذ كل مدخلها القيمة المنطقية (0). ويأخذ الخرج القيمة المنطقية (1) عندما يأخذ على الأقل أحد مدخلها القيمة المنطقية (1).

### رمز بوابة الجمع المنطقي (OR Gate Symbol)

يبين الشكل (8.4) رمزي بوابة الجمع المنطقي.



الشكل 8.4: رمزا بوابة الجمع المنطقي: (a) رمز البوابة التقليدي، (b) رمز البوابة المستطيل مع إشارة الجمع المنطقي.

### جدول الحقيقة للجمع المنطقي (OR truth table)

يبين الشكل (9.4) جدول الحقيقة لبوابة الجمع المنطقي بمدخلين.

Inputs (مدخل)	Output (مخرج)
A B	X
0 0	0
0 1	1
1 0	1
1 1	1

الشكل 9.4: جدول الحقيقة لبوابة الجمع المنطقي بمدخلين.


### التابع المنطقي (Boolean expression)

يعطى التابع المنطقي لبوابة الجمع المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = A + B$$

### مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (10.4) مخططاً زمنياً لإشارات الدخل والخرج لبوابة الجمع المنطقي بمدخلين.



الشكل 10.4: المخطط الزمني لإشارات الدخل والخرج لبوابة الجمع المنطقي بمدخلين.

#### مثال على تطبيقات بوابة الجمع المنطقي (Application Example)


يمكن استعمال عملية الجمع المنطقي في برامج الكمبيوتر لوضع بعض البتات على القيمة المنطقية (1). يحتوي الكود أسكي للأحرف الصغيرة في بته الخامس على القيمة المنطقية (1)، و (0) في حالة الأحرف الكبيرة (يبدأ ترقيم بتات الكود من اليمين إلى اليسار ويعطى للبت على أقصى اليمين الرقم 0). يمكن استعمال قناع بوضع القيم المنطقية (1) في الأماكن المراد تغيير قيمها إلى القيمة المنطقية (1)، ووضع القيم المنطقية (0) في الأماكن المراد المحافظة على قيمها الأصلية. إذا أجرينا جمعاً منطقياً بين كود الحرف الكبير والقناع (00100000)، نحصل على كود أسكي للحرف الصغير المقابل.

#### نفي الجداء المنطقي (NAND Gate)

تعطي بوابة نفي الجداء المنطقي على خرجها القيمة المنطقية (0) عندما تأخذ كل مدخلها القيمة المنطقية (1)، ويأخذ الخرج القيمة المنطقية (1) عندما يأخذ على الأقل أحد مدخلها القيمة المنطقية (0).

#### رمز بوابة نفي الجداء المنطقي (AND Gate Symbol)

يبين الشكل (11.4) رمزي بوابة نفي الجداء المنطقي.



(a) Distinctive shape, 2-input NAND gate and its NOT/AND equivalent



(b) Rectangular outline, 2-input NAND gate with polarity indicator

الشكل 11.4: رمزا بوابة نفي الجداء المنطقي: (a) رمز البوابة التقليدي لنفي الجداء المنطقي ومكافؤها بوابة الجداء المنطقي والعاكس، (b) رمز البوابة المستطيل مع إشارة النفي.



## جدول الحقيقة لنفي الجداء المنطقي (NAND truth table)

يبين الشكل (12.4) جدول الحقيقة لبوابة نفي الجداء المنطقي بمدخلين.

Inputs (مدخل)	Output (مخرج)
A B	X
0 0	1
0 1	1
1 0	1
1 1	0

الشكل 12.4: جدول الحقيقة لبوابة نفي الجداء المنطقي بمدخلين.


## التابع المنطقي (Boolean expression)

يعطى التابع المنطقي لبوابة نفي الجداء المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = \overline{A \cdot B}$$

## مثال عن الإشارات الرقمية (Example waveforms)


يبين الشكل (13.4) مخططاً زمنياً لإشارات الدخل والمخرج لبوابة نفي الجداء المنطقي بمدخلين.



الشكل 13.4: المخطط الزمني لإشارات الدخل والمخرج لبوابة نفي الجداء المنطقي بمدخلين.

## مثال على تطبيقات بوابة الجداء المنطقي (Application Example)

بوابة نفي الجداء المنطقي بوابة مفيدة، خصوصاً لأنها بوابة عامة يمكن بناء البوابات المنطقية الرئيسة الثلاث منها، بالتالي يمكن بناء أي نظام منطقي من بوابات نفي الجداء المنطقي فقط. عندما نقصر مدخلي بوابة نفي الجداء المنطقي نحصل على بوابة العاكس (الشكل 14.4).




الشكل 14.4: بوابة نفي الجداء المنطقي بمدخلين المكافئة لبوابة العاكس.

### نفي الجمع المنطقي (NOR Gate)


تعطي بوابة نفي الجمع المنطقي على خرجها القيمة المنطقية (1)، عندما تأخذ كل مدخلها القيمة المنطقية (0). ويأخذ الخرج القيمة المنطقية (1) عندما يأخذ على الأقل أحد مدخلها القيمة المنطقية (1).

### رمز بوابة نفي الجمع المنطقي (NOR Gate Symbol)

يبين الشكل (15.4) رمزي بوابة نفي الجمع المنطقي.



(a) Distinctive shape, 2-input NOR gate and its NOT/OR equivalent



(b) Rectangular outline, 2-input NOR gate with polarity indicator

الشكل 15.4: رمزا بوابة نفي الجمع المنطقي: (a) رمز البوابة التقليدي، ومكافؤه المكون من بوابة الجمع والعاكس (b) رمز البوابة المستطيل مع إشارة النفي.

### جدول الحقيقة لنفي الجمع المنطقي (NOR truth table)

يبين الشكل (16.4) جدول الحقيقة لبوابة نفي الجمع المنطقي بمدخلين.

Inputs (مدخل)	Output (مخرج)
A B	X
0 0	1
0 1	0
1 0	0
1 1	0

الشكل 16.4: جدول الحقيقة لبوابة نفي الجمع المنطقي بمدخلين.


## التابع المنطقي (Boolean expression)

يعطى التابع المنطقي لبوابة نفي الجمع المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = \overline{A + B}$$

## مثال عن الإشارات الرقمية (Example waveforms)


يبين الشكل (17.4) مخططاً زمنياً لإشارات الدخل والخرج لبوابة نفي الجمع المنطقي بمدخلين.



الشكل 17.4: المخطط الزمني لإشارات الدخل والخرج لبوابة نفي الجمع المنطقي بمدخلين.

## مثال على تطبيقات بوابة الجمع المنطقي (Application Example)

يمكن استعمال عملية الجمع المنطقي وغيرها من البوابات المنطقية للتحكم في إضاءة وإطفاء الديودات الضوئية. يبين الشكل (18.4) دائرة التحكم هذه باستعمال بوابة نفي الجمع بأربعة مدخل. يضاء الديود الضوئي عندما يأخذ أحد مدخل بوابة نفي الجمع المنطقي القيمة المنطقية (1).




الشكل 18.4: بوابة نفي الجمع المنطقي بأربعة مدخل للتحكم بديود ضوئي.

## التكافؤ المنطقي (XOR Gate)


تعطي بوابة التكافؤ المنطقي على خرجها القيمة المنطقية (0) عندما يتطابق مدخلاها، ويأخذ الخرج القيمة المنطقية (1) عندما يتعكسان.

## رمز بوابة التكافؤ المنطقي (XOR Gate Symbol)

يبين الشكل (19.4) رمزي بوابة التكافؤ المنطقي.



(a) Distinctive shape



(b) Rectangular outline

الشكل 19.4: رمزا بوابة التكافؤ المنطقي: (a) رمز البوابة التقليدي، (b) رمز البوابة المستطيل.

## جدول الحقيقة للتكافؤ المنطقي (XOR truth table)

يبين الشكل (20.4) جدول الحقيقة لبوابة التكافؤ المنطقي بمدخلين.

Inputs (مداخل)	Output (مخرج)
A B	X
0 0	0
0 1	1
1 0	1
1 1	0

الشكل 20.4: جدول الحقيقة لبوابة التكافؤ المنطقي بمدخلين.


## التابع المنطقي (Boolean expression)

يعطى التابع المنطقي لبوابة التكافؤ المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = A \oplus B = \overline{A}B + A\overline{B}$$

## مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (21.4) مخططاً زمنياً لإشارات الدخل والمخرج لبوابة التكافؤ المنطقي بمدخلين.



الشكل 21.4: المخطط الزمني لإشارات الدخل والخرج لبوابة التكافؤ المنطقي بمدخلين.

#### مثال على تطبيقات بوابة التكافؤ المنطقي (Application Example)


يمكن استعمال بوابة التكافؤ المنطقي بمدخلين كعاكس منطقي، عند إعطاء أحد المدخلين القيمة المنطقية (1)، يكون الخرج هو نفي المدخل الثاني.

#### نفي التكافؤ المنطقي (XNOR Gate)

تعطي بوابة نفي التكافؤ المنطقي على خرجها القيمة المنطقية (0) عندما يتعكس مدخلها، ويأخذ الخرج القيمة المنطقية (1) عندما يتطابقان.

#### رمز بوابة التكافؤ المنطقي (XOR Gate Symbol)

يبين الشكل (22.4) رمزي نفي بوابة التكافؤ المنطقي.



الشكل 22.4: رمزا نفي بوابة التكافؤ المنطقي: (a) رمز البوابة التقليدي (b) رمز البوابة المستطيل.

#### جدول الحقيقة لنفي التكافؤ المنطقي (XNOR truth table)

يبين الشكل (23.4) جدول الحقيقة لبوابة نفي التكافؤ المنطقي بمدخلين.

Inputs (مداخل)	Output (مخرج)
A B	X
0 0	1
0 1	0
1 0	0
1 1	1

الشكل 23.4: جدول الحقيقة لبوابة نفي التكافؤ المنطقي بمدخلين.


التابع المنطقي (Boolean expression)

يعطى التابع المنطقي لبوابة نفي التكافؤ المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = A \odot B = \overline{A \oplus B} = \overline{A \overline{B} + \overline{A} B} = \overline{A \overline{B}} \cdot \overline{\overline{A} B} = AB + \overline{A} \overline{B}$$

مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (24.4) مخططاً زمنياً لإشارات الدخل والمخرج لبوابة نفي التكافؤ المنطقي بمدخلين.



الشكل 24.4: المخطط الزمني لإشارات الدخل والمخرج لبوابة نفي التكافؤ المنطقي بمدخلين.


مثال على تطبيقات بوابة نفي التكافؤ المنطقي (Application Example)

يمكن استعمال بوابة نفي التكافؤ المنطقي بمدخلين كعاكس منطقي، عند إعطاء أحد المدخلين القيمة المنطقية (0)، يكون المخرج هو نفي المدخل الثاني.

## 2. دائرة الجامع Adder circuit

### دائرة الجامع النصفى Half Adder

يمكن تنفيذ قواعد الجمع الرئيسية في النظام الإثنائي باستعمال دائرة الجامع النصفى. لهذا الجامع مدخلان ( $A$ ) و ( $B$ ) ومخرجان ( $C_{out}$ ) و ( $\Sigma$ ). يبين الشكل (25.4) المخطط الصندوقى لدائرة الجامع النصفى، كما يبين الشكل (26.4) جدول الحقيقة لعمله.




الشكل: 25.4 المخطط الصندوقى لدائرة الجامع النصفى.

Inputs (مداخل)		Outputs (مخارج)	
A	B	Cout	$\Sigma$
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

الشكل 26.4 : جدول الحقيقة لدائرة الجامع النصفى.

### دائرة الجامع الكلى Full Adder

لدائرة الجامع الكامل ثلاثة مداخل ( $A$ ) و ( $B$ ) و ( $C_{in}$ )، ومخرجان ( $C_{out}$ ) و ( $\Sigma$ ). يبين الشكل (27.4) المخطط الصندوقى لدائرة الجامع الكامل، كما يبين الشكل (28.4) جدول الحقيقة لعمله.




الشكل 27.4: المخطط الصندوقى لدائرة الجامع الكامل.

Inputs (مداخل)			Outputs (مخارج)	
A	B	C <sub>in</sub>	C <sub>out</sub>	$\Sigma$
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


الشكل 28.4 : جدول الحقيقة لدارة الجامع الكامل.

#### المثال 1.4


يطلب تحديد قيم مخارج دارات الجوامع المبينة في الشكل (29.4) وفقاً لمداخل كل منها والمحددة على نفس الشكل.



(a)



(b)



(c)

الشكل 29.4: ثلاث دارات للجامع الكامل.

الحل

$$\begin{array}{rcl}
 A & & 1 \\
 B & & 0 \\
 C_{in} & + & 0 \\
 \hline
 & & 0 \quad 1 \\
 & & C_{out} \quad \Sigma
 \end{array}
 \Rightarrow \Sigma = 1, C_{out} = 0$$

(a) The inputs are  $A = 1, B = 0, C_{in} = 0 \Rightarrow$



$$\begin{array}{r}
 A \quad 1 \\
 B \quad 1 \\
 C_{in} \quad + \quad 0 \\
 \hline
 \quad 1 \quad 0 \\
 C_{out} \quad \Sigma
 \end{array}
 \Rightarrow \Sigma = 0, C_{out} = 1$$


(b) The inputs are  $A = 1, B = 1, C_{in} = 0 \Rightarrow \Sigma = 0, C_{out} = 1$

$$\begin{array}{r}
 A \quad 1 \\
 B \quad 0 \\
 C_{in} \quad + \quad 1 \\
 \hline
 \quad 1 \quad 0 \\
 C_{out} \quad \Sigma
 \end{array}
 \Rightarrow \Sigma = 0, C_{out} = 1$$

(c) The inputs are  $A = 1, B = 0, C_{in} = 1 \Rightarrow \Sigma = 0, C_{out} = 1$

### دائرة الجامع التفرعي Parallel Adder


لجمع عددين كل منهما ببتين في النظام الإثنائي نحتاج إلى جامعين كاملين، ولجمع عددين كل منهما بأربع بتات في النظام الإثنائي نحتاج إلى أربعة جوامع كلية. سيجري ربط المنقول في الخرج ( $C_{out}$ ) للمرحلة الأولى مع منقول الدخل ( $C_{in}$ ) للمرحلة التالية كما هو موضح في الشكل (30.4) لدائرة الجمع التفرعي الإثنائي ببتين.



الشكل 30.4: المخطط الصندوقي لدائرة الجامع التفرعي ببتين.

### المثال 2.4

يطلب تحديد قيم مخارج دائرة الجامع التفرعي لعددين كل منهما بثلاثة بتات والمبين في الشكل (31.4)، وتحديد قيم المنقول لكل مرحلة إذا كان العددين المطلوب جمعهما هما (1 0 1) و (0 1 1).




الشكل 31.4: ثلاث دارات للجامع الكامل.

الحل

$$\begin{array}{r}
 1 \quad 1 \quad 1 \quad 0 \quad \text{Carries} \\
 \quad 1 \quad 0 \quad 1 \quad A(3:1) \\
 + \quad 0 \quad 1 \quad 1 \quad B(3:1) \\
 \hline
 1 \quad 0 \quad 0 \quad 0 \quad \Sigma(4:1)
 \end{array}$$

### 3. دائرة المقارن Comparator Circuit

تتيح لنا دائرة المقارن بمقارنة عددين في النظام الإثنائي وتعطي على خرجها دلالات تشير إلى أن أحد العددين أكبر أو يساوي أو أصغر من العدد الثاني. يصمم عادة المقارن بتلك الصفات لبث واحد قابل للربط مع أمثاله لتشكيل مقارن على أي عدد من البتات. يبين الشكل (32.4) دائرة مقارن لعددين (A) و (B) كل منهما بأربعة بتات.




(a) Pin diagram

(b) Logic symbol

الشكل 32.4: دائرة مقارن عددين بأربعة بتات، (a) مخطط الأطراف، (b) المخطط الصندوقي.

للدائرة ثلاثة مخارج: المخرج الأول ( $A > B$ ) ويأخذ القيمة المنطقية (1) منفرداً عندما يكون العدد ( $A$ ) أكبر من العدد ( $B$ )، والمخرج الثاني ( $A = B$ ) ويأخذ القيمة المنطقية (1) منفرداً عندما يكون العدد ( $A$ ) يساوي إلى العدد ( $B$ )، والمخرج الثالث ( $A < B$ ) ويأخذ القيمة المنطقية (1) منفرداً عندما يكون العدد ( $A$ ) أصغر من العدد ( $B$ ). كما تتضمن الدائرة ثلاثة مداخل ( $A > B$ ) و ( $A = B$ ) و ( $A < B$ ) لربطها مع دائرة مثلية أو أكثر لمقارنة كلمات من المعطيات من مضاعفات (4-bit).


يبين الشكل (33.4) دارتي مقارن كل منهما بأربعة بتات موصولتين بعضهما مع بعض لتشكيل مقارن إجمالي ثمانية بتات.



الشكل 32.4: دائرة مقارن عددين ثمانية بتات، مشكل من دارتي مقارن كل منهما بأربعة بتات.

### المثال 3.4

يطلب تحديد قيم مخارج دائرة المقارن بأربعة بتات ( $A > B$ ,  $A = B$ ,  $A < B$ ) والمبين في الشكل (33.4)، من أجل قيم الدخل المبينة على الشكل نفسه.



الشكل 33.4: ثلاث دارات للجامع الكامل.


Inputs :  $A = 0\ 1\ 1\ 0, B = 0\ 0\ 1\ 1 \Rightarrow$

Outputs :  $(A \succ B) = 1, (A = B) = 0, (A \prec B) = 0$

#### 4. دائرة المرمز ودائرة كشف الترميز Encoder and Decoder Circuits

دائرة المرمز (Encoder)

يبين الشكل (34.4) مخططاً صندوقياً لدائرة مرمز لها  $(2^n)$  مدخلاً إثنائياً و  $(n)$  مخرجاً إثنائياً. يكون أحد المداخل فعالاً في لحظة معينة، وهذا ما يبينه جدول الحقيقة لمرمز بأربعة مداخل  $(2^n = 4 : w_3\ w_2\ w_1\ w_0)$  ومخرجان  $(n = 2 : y_1\ y_0)$ ، والمبين في الشكل 35.4.



الشكل 34.4: المخطط الصندوقي لدائرة مرمز.

w3	w2	w1	w0	y1	y0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

الشكل 35.4: جدول الحقيقة لمرمز بأربعة مداخل.


نلاحظ أن الخرج  $(y = y_1\ y_0)$  هو لوغاريتم الدخل  $(w = w_3\ w_2\ w_1\ w_0)$  للأساس (2).

يمكن أن يكون المرمز مرمزاً بأفضلية (priority encoder)، وهذا ما يبينه جدول الحقيقة لمرمز بأفضلية وبأربعة مداخل  $(w_3\ w_2\ w_1\ w_0)$  ومخرجان  $(y_1\ y_0)$ ، والمبين في الشكل 36.4.

w3	w2	w1	w0	y1	y0	z
0	0	0	0	-	-	0
0	0	0	1	0	0	1
0	0	1	-	0	1	1
0	1	-	-	1	0	1
1	-	-	-	1	1	1


الشكل 36.4: جدول الحقيقة لرمز بأفضلية وبأربعة مداخل.

يبين الشكل 37.4 مرمز عملي له تسعة مداخل (1, 2, ..., 9) كل منها فعال على المستوى المنطقي المنخفض، وخرج (BCD) فعال على المستوى المنطقي المنخفض أيضاً.



الشكل 37.4: جدول الحقيقة لرمز بأفضلية عملي.

يبين الشكل 38.4 تطبيقاً للمرمز العملي، وقد وصلت مداخله التسعة (1, 2, ..., 9) إلى لوحة مفاتيح تمثل الأرقام العشرية (1, 2, ..., 9) ويحول كل رقم إلى كود (BCD) معكوس.



الشكل 38.4: ربط المرمز بلوحة مفاتيح.

All BCD complement lines are HIGH indicating a 0. No encoding is necessary; ) •

( this line may be connected to other circuits that detect the key press.,however

عندما تأخذ كل خطوط الخرج المعكوسة، والتي تمثل صيغة (BCD)، المستوى المنطقي العالي تكون قيمة الخرج الفعلية (0). لا توجد حاجة للترميز، ومع ذلك، الخط الذي يمثل (0) يمكن وصله إلى دارات أخرى


تكشف وضعه فيما إذا كان مفعلاً أم لا

دائرة كاشف الترميز (Decoder)

يبين الشكل (39.4) مخططاً صندوقياً لدائرة كاشف ترميز لها ( $n$ ) مدخلاً و ( $2^n$ ) مخرجاً. يكون مخرج واحد فعالاً في

لحظة معينة، وهذا ما يبينه جدول الحقيقة لدائرة كاشف الترميز بمدخلين ( $w_1 w_0$ ) ومدخل تأهيل ( $En$ )، وأربعة مخارج

( $y_3 y_2 y_1 y_0$ )، والمبين في الشكل 40.4.



الشكل 39.4: المخطط الصندوقي لدائرة كاشف الترميز.


En	w1	w0	y3	y2	y1	y0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0
0	-	-	0	0	0	0

الشكل 40.4: جدول الحقيقة لدائرة كاشف الترميز بمدخلين.

في حالة ( $En = 1$ ) وهو مدخل تأهيل الدارة، نلاحظ أن الخرج في السطر الأول ( $y = 0001$ ) يقابل الدخل (  $w = 00$  )، أي أن الخانة رقم (0) أخذت القيمة المنطقية (1). وفي السطر الثاني يقابل الخرج ( $y = 0010$ ) الدخل ( $w = 01$ )، أي أن الخانة رقم (1) أخذت القيمة المنطقية (1). يعطي الدخل ( $w = 10$ ) في السطر الثالث خرجاً ( $y = 0100$ )، أي أن الخانة رقم (2) أخذت القيمة المنطقية (1). يقابل الخرج في السطر الرابع (  $y = 1000$  ) الدخل ( $w = 11$ )، أي أن الخانة رقم (3) أخذت القيمة المنطقية (1).


وفي حالة ( $En = 0$ ) يقابل الخرج في السطر الخامس ( $y = 0000$ ) الدخل ( $w = --$ ).

يبين الشكل 41.4 المخطط الصندوقي وتوزع الأطراف لدائرة كشف ترميز من النظام الإثنائي إلى النظام العشري (4-to-16 decoder). للدائرة أربعة مداخل اثنائية ( $A_3 A_2 A_1 A_0$ ) تأخذ القيم من (0000) إلى (1111)، ومخارج فعالة على المستوى المنطقي المنخفض (0, 1, ..., 15)، كما يوجد مدخلان لتأهيل الدارة ( $\overline{CS_1}, \overline{CS_0}$ )، فعالين على المستوى المنخفض.



الشكل 41.4: مخطط صندوق ونوزع الأطراف لدائرة كاشف ترميز اثنائي/عشري.


يبين الشكل 42.4 تطبيقاً لكاشف ترميز يكشف وجود قيمة محددة على دخله وهي هنا العدد الإثنائي (1001)، ويعطي على خرجه القيمة المنطقية (1).



الشكل 42.4: كاشف ترميز لقيمة عددية في النظام الإثنائي.



يبين الشكل 43.4 تطبيقاً آخر لكاشف ترميز يحول العدد في صيغة (BCD) إلى وحدة إظهار سباعية لإظهار الرقم العشري عليها، ومخارجها فعالة على المستوى المنطقي المنخفض. للدائرة مدخل (BCD) هو (DCBA)، ومدخل (LT) فعال على المستوى المنخفض، ويستعمل لاختبار المقاطع السبعة المضيفة لوحدة الإظهار، ومدخل (RBI) فعال على المستوى المنخفض، ويستعمل مع المدخل/المخرج (BI / RBO) الفعال على المستوى المنخفض أيضاً لإطفاء الأصفار على يسار الجزء الصحيح من العدد، أو الأصفار على يمين الجزء العشري (الكسري) منه.





الشكل 43.4: كاشف ترميز من رقم (BCD) إلى وحدة إظهار سباعية.

يبين الشكل 44.4 ربط عدد من كواشف الترميز إلى عدد من وحدات الإظهار السباعية لإظهار عدد حقيقي عشري جزؤه الصحيح ممثل على أربع مراتب عشرية، وجزؤه الكسري ممثل أيضاً على أربع مراتب عشرية.




الشكل 44.4: ربط كواشف الترميز مع وحدات إظهار سباعية.

## 5. دارة الناخب، ودارة الناخب العكسي Multiplexer and Demultiplexer Circuits

### دارة الناخب (Multiplexer)

يبين الشكل (45.4) مخططاً صندوقياً لدارة الناخب، ولها ( $n$ ) مدخلاً ومخرجاً واحداً، بالإضافة إلى مدخل انتخاب عددها  $(\log_2(n))$ . يأخذ الخرج قيمة أحد المداخل الممكنة والتي يحددها مدخل الانتخاب، وهذا ما يبينه جدول الحقيقة لدارة الناخب بأربعة مداخل  $(w_3 w_2 w_1 w_0)$  ومدخلي انتخاب  $(S_1 S_0)$ ، ومخرجاً واحداً  $(f)$ ، والمبين في الشكل 46.4.



الشكل 45.4: المخطط الصندوقي لدارة الناخب.


S1	S0	f
0	0	w0
0	1	w1
1	0	w2
1	1	w3

الشكل 46.4: جدول الحقيقة لدارة الناخب.

نلاحظ أن الخرج في السطر الأول  $(f = w_0)$  يقابل الدخل  $(S_1 S_0 = 0 0)$ . وفي السطر الثاني، يقابل الخرج  $(f = w_1)$  الدخل  $(S_1 S_0 = 0 1)$ . وفي السطر الثالث، يعطي الدخل  $(S_1 S_0 = 1 0)$  خرجاً  $(f = w_2)$ . ويقابل الخرج في السطر الرابع  $(f = w_3)$  الدخل  $(S_1 S_0 = 1 1)$ .

### المثال 4.4

يختار الناخب خط معطيات واحد من عدة خطوط متاحة في دخله، يحدده مدخل التحكم. نفترض في الشكل (47.4) ناخباً بأربع خطوط معطيات في الدخل  $(D_3 D_2 D_1 D_0)$ ، وخطي انتخاب  $(S_1 S_0)$ ، ومخرج واحد  $(Data output)$ . إذا كان مدخل الانتخاب  $(S_1 S_0 = 1 0)$ ، فما هو المدخل الذي يظهر على مخرجه؟




الشكل 47.4: دائرة ناخب بأربع خطوط معطيات.

الحل

$$\text{Data select : } S_1 S_0 = 10 \Rightarrow \text{Data output} = D_2$$

## دائرة الناخب العكسي (DeMultiplexer)

يبين الشكل (48.4) مخططاً صندوقياً لدائرة الناخب العكسي، لها مدخلاً واحداً، و  $(n)$  مخرجاً ومداخل انتخاب عددها  $(\log_2(n))$ . يأخذ الخرج المحدد بمداخل الانتخاب قيمة المدخل الوحيد، وهذا ما يبينه جدول الحقيقة لدائرة الناخب العكسي بأربعة مخارج  $(w_3 w_2 w_1 w_0)$  ومدخلي انتخاب  $(S_1 S_0)$ ، ومخرجاً واحداً  $(f)$ ، والمبين في الشكل 49.4.

 $\log_2 n$  selection inputs

الشكل 48.4: المخطط الصندوقي لدائرة الناخب العكسي.


S1	S0	O3	O2	O1	O0
0	0	0	0	0	Data in
0	1	0	0	Data in	0
1	0	0	Data in		
1	1	Data in	0	0	0

الشكل 49.4: جدول الحقيقة لدائرة الناخب العكسي.


لنلاحظ أن الخرج في السطر الأول ( $O_0 = Data\ in$ ) يحدده مدخل الانتخاب ( $S_1\ S_0 = 0\ 0$ ). وفي السطر الثاني، يحدد الخرج ( $O_1 = Data\ in$ ) مدخل الانتخاب ( $S_1\ S_0 = 0\ 1$ ). وفي السطر الثالث، يحدد مدخل الانتخاب ( $S_1\ S_0 = 1\ 0$ ) الخرج ( $O_2 = Data\ in$ ). وأخيراً يحدد الخرج في السطر الرابع ( $O_3 = Data\ in$ ) مدخل الانتخاب ( $S_1\ S_0 = 1\ 1$ ).

#### المثال 4.4

يحدد الناخب العكسي بواسطة خطوط الانتخاب الخرج المناسب الذي ينقل قيم الدخل الوحيد. نفترض في الشكل (50.4) ناخباً عكسياً بأربعة مخارج ( $D_3\ D_2\ D_1\ D_0$ )، ومدخلي انتخاب ( $S_1\ S_0$ )، ومدخل وحيد للمعطيات ( $Data\ input$ ). يطلب تحديد إشارات الخرج الأربع وفقاً لإشارة مدخل المعطيات، وإشارتي مدخلي الانتخاب.



الشكل 50.4: دائرة ناخب عكسي بأربع خطوط معطيات للخرج.




## 6. خلاصة Summary

1. الجامع النصفى (Half-adder) هو دائرة منطقية تجمع بتين وتعطي مخرجاً هو ناتج الجمع، ومخرجاً يمثل المنقول.

2. الجامع الكامل (Full-adder) هو دائرة منطقية تجمع بتين مع المنقول في الدخل وتعطي مخرجاً هو ناتج الجمع، ومخرجاً يمثل المنقول.

يلخص الشكل (51.4) عمل الجامع النصفى والجامع الكامل.



الشكل (51.4): عمل الجامع النصفى والجامع الكامل.

3. المقارن (Comparator) هو دارة منطقية تقارن بين عددين اثنانين في الدخل، وتعطي ثلاثة مخارج يكون أحدها فعالاً وفقاً لقيمتي العددين على المدخل. تحدد دارة المقارن فيما إذا كان العددان متساويين أو أحدهما أكبر أو أصغر من الآخر.

4. المرمز (Encoder) هو دارة منطقية لها  $(2^n)$  دخلاً، وتعطي  $(n)$  مخرجاً. يكون أحد المداخل فعالاً ويكون الخرج هو لوغاريتم الدخل للأساس (2). كمثال على دارة المرمز، الدارة التي ترمز أرقام لوحة الإدخال الرقمية العشرية وتعطي الترميز (BCD) على الخرج المقابل لكل مفتاح.

5. كاشف الترميز (Decoder) هو دارة منطقية لها  $(n)$  دخلاً، وتعطي  $(2^n)$  مخرجاً. يكون أحد المداخل فعالاً ويكون الخرج هو لوغاريتم الدخل للأساس (2). كمثال على دارة كاشف الترميز، الدارة التي تحول الترميز (BCD) إلى وحدة إظهار سباعية لإظهار الأرقام العشرية المقابلة.

6. الناخب (Multiplexer) هو دارة منطقية لها  $(n)$  دخلاً، ومخرجاً واحداً ينقل معطيات أحد المداخل إلى الخرج وفقاً لقيمة مداخل الانتخاب التي عددها هو لوغاريتم عدد المداخل للأساس (2).

7. الناخب العكسي (Demultiplexer) هو دارة منطقية لها دخلاً واحداً، يجري نقله إلى أحد المخارج التي عددها  $(n)$  مخرجاً، وفقاً لقيمة مداخل الانتخاب التي عددها هو لوغاريتم عدد المخارج للأساس (2).

## أسئلة ومسابئلة الفصل الرابع Questions and Problems

### أسئلة الفصل الرابع

اختر الإجابة الصحيحة

1. يتسم الجامع النصفى،

- (a) بمدخلين ومخرجين
- (b) بثلاثة مدخل ومخرجين
- (c) بمدخلين وثلاثة مخارج
- (d) بمدخلين ومخرج واحد

2. يتسم الجامع الكامل،

- (a) بمدخلين ومخرجين
- (b) بثلاثة مدخل ومخرجين
- (c) بمدخلين وثلاثة مخارج
- (d) بمدخلين ومخرج واحد

3. يعطى الجامع الكامل، الذى تأخذ مدخله القيم  $(A = 1, B = 1, C_{in} = 0)$ ، قيمتي الخرجين التاليتين:

- (a)  $(\Sigma = 1, C_{out} = 1)$
- (b)  $(\Sigma = 1, C_{out} = 0)$
- (c)  $(\Sigma = 0, C_{out} = 1)$
- (d)  $(\Sigma = 0, C_{out} = 0)$ .

4. يعطى مقارن مدخله  $(A = 1011, B = 1001)$ ، المخارج التالية:

- (a)  $((A \succ B) = 0, (A \prec B) = 1 (A = B) = 0)$
- (b)  $((A \succ B) = 1, (A \prec B) = 0 (A = B) = 0)$
- (c)  $((A \succ B) = 1, (A \prec B) = 1 (A = B) = 0)$
- (d)  $((A \succ B) = 0, (A \prec B) = 0 (A = B) = 1)$ .

5. يبين الشكل (52.4) دائرة مرمز بأفضلية عشري-BCD، بفرض أن كلاً من المدخلين رقم (3)، ورقم (1) يأخذان


القيمة المنطقية العالية، يكون خرج

$$((\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 0110) \quad \text{(a)}$$

$$((\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 0111) \quad \text{(b)}$$

$$((\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 1110) \quad \text{(c)}$$

$$.((\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 1001) \quad \text{(d)}$$



الشكل (52.4).

6. يبين الشكل (53.4) كاشف ترميز BCD إلى وحدة إظهار سباعية. وبفرض أن مدخله (0100)، يكون خرج


$$(a, c, f, g) \quad \text{(a)}$$

$$(b, c, f, g) \quad \text{(b)}$$

$$(b, c, e, f) \quad \text{(c)}$$

$$.(b, d, e, g) \quad \text{(d)}$$





الشكل (53.4)

7. للناخب بشكل عام

- (a) مدخل وحيد وعدة مخارج ومداخل انتخاب،
- (b) مدخل وحيد ومخرج وحيد ومدخل انتخاب وحيد
- (c) عدة مداخل وعدة مخارج ومداخل انتخاب
- (d) عدة مداخل ومخرج وحيد ومداخل انتخاب.

8. ناخب المعطيات هو أساساً نفس دائرة

- (a) كاشف الترميز
- (b) الناخب العكسي
- (c) الناخب
- (d) المرمز.

9. الجامع النصفى الذي خرجته ( $\Sigma = 1, C_{out} = 0$ ) يكون مدخله

- (a) ( $A = 1, B = 0$ )
- (b) ( $A = 1, B = 0$ )
- (c) ( $a, \text{ and } b$ )
- (d) ( $A = 1, B = 1$ ).

10. الجامع الكامل الذي خرجته ( $\Sigma = 1, C_{out} = 1$ ) يكون مدخله

- (a) ( $A = 1, B = 0, C_{in} = 0$ )
- (b) ( $A = 0, B = 0, C_{in} = 0$ )
- (c) ( $A = 1, B = 0, C_{in} = 1$ )
- (d) ( $A = 1, B = 1, C_{in} = 1$ ).

Ans 1 (a) ،2 (b) ،3 (c) ،4 (b) ،5 (d) ،6 (b) ،7 (d) ،8 (c) ،9 (c) ،10 (d).

الإجابة الصحيحة	أسئلة الفصل الرابع
a	1
b	2
c	3
b	4
d	5
b	6
d	7
c	8
c	9
d	10

## مسائل الفصل الرابع


1. تطبيق الإشارة المبينة في الشكل (54.4) على مدخل عاكس، ارسم إشارة خرجة الموافقة لإشارة مدخله.



الشكل (54.4): إشارة مدخل عاكس.

Ans.


2. يبين الشكل (55.4) شبكة عواكس موصولة فيما بينها. إذا طبق على الطرف (A) المستوى المنطقي العالي، حدد المستويات المنطقية عند النقاط (B) إلى (F).



الشكل (55.4): شبكة عواكس.

Ans.


3. ارسم إشارة الخرج (X) لبوابة الجداء المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل (56.4).



الشكل (56.4): إشارتا مدخلي بوابة الجداء المنطقي.

Ans.


4. ارسم إشارة الخرج (X) لبوابة الجداء المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل (57.4).



الشكل (57.4): إشارتا مدخلي بوابة الجداء المنطقي.

Ans.


5. ارسم إشارة الخرج (X) لبوابة الجداء المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل (58.4).



الشكل (58.4): إشارتا مدخلي بوابة الجمع المنطقي.

Ans.


6. ارسم إشارة الخرج (X) لبوابة الجمع المنطقي بثلاثة مداخل الموافقة لإشارات مداخلها والمبينة في الشكل (59.4).



الشكل (59.4): إشارات مداخل بوابة الجمع المنطقي.

Ans


7. ارسم إشارة الخرج (X) لبوابة نفي الجداء المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل (60.4).



الشكل (60.4): إشارتا مدخلي بوابة نفي الجداء المنطقي.

Ans


8. ارسم إشارة الخرج (X) لبوابة نفي الجداء المنطقي بثلاثة مداخل الموافقة لإشارات مداخلها والمبينة في الشكل (61.4).



الشكل (61.4): إشارات مداخل بوابة نفي الجداء المنطقي.

Ans


9. ارسم إشارة الخرج (X) لبوابة نفي الجمع المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل (62.4).



الشكل (62.4): إشارتا مدخلي بوابة نفي الجمع المنطقي.

Ans


10. ارسم إشارة الخرج (X) لبوابة نفي الجمع المنطقي بثلاثة مداخل الموافقة لإشارات مداخلها والمبينة في الشكل (63.4).



الشكل (63.4): إشارات مداخل بوابة نفي الجمع المنطقي.

Ans


**11.** ارسم إشارة الخرج (X) لبوابة التكافؤ المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل (64.4).



الشكل (64.4): إشارتا مدخلي بوابة التكافؤ المنطقي.

Ans

**12.** ارسم إشارة الخرج (X) لبوابة نفي التكافؤ المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل (65.4).



الشكل (65.4): إشارتا مدخلي بوابة نفي التكافؤ المنطقي.

Ans.

**13.** حدد كل قيم مداخل دائرة الجامع الكامل الممكنة (A, B, C<sub>in</sub>) إذا كانت مخارجه:

- |                               |                               |
|-------------------------------|-------------------------------|
| (a) $\Sigma = 0, C_{out} = 0$ | (b) $\Sigma = 1, C_{out} = 0$ |
| (c) $\Sigma = 1, C_{out} = 1$ | (d) $\Sigma = 0, C_{out} = 1$ |


Ans

**14.** حدد قيم مخرجي دائرة الجامع الكامل في حالة قيم مداخله التالية:

- |                                |                                |
|--------------------------------|--------------------------------|
| (a) $A = 1, B = 0, C_{in} = 0$ | (b) $A = 0, B = 0, C_{in} = 1$ |
| (c) $A = 0, B = 1, C_{in} = 1$ | (d) $A = 1, B = 1, C_{in} = 1$ |

Ans


**15.** في حالة الجامع التفرعي المبين في الشكل (66.4)، حدد قيم مخرجه بمعرفة جدول الحقيقة لدارة الجامع الكامل، وتحقق من النتيجة بالجمع اليدوي للعديدين.



الشكل (66.4): دارة جامع تفرعي لعديدين كل منهما بثلاثة بتات.

Ans


**16.** في حالة الجامع التفرعي المبين في الشكل (67.4)، حدد قيم مخرجه بمعرفة جدول الحقيقة لدارة الجامع الكامل، وتحقق من النتيجة بالجمع اليدوي للعديدين.



الشكل (67.4): دارة جامع تفرعي لعديدين كل منهما بخمسة بتات.

Ans


**17.** طبقت الإشارات المبينة في الشكل (68.4) على دارة مقارن بمدخلين كل منهما ببتين. حدد إشارة الخرج الموافقة لمداخله.



الشكل (68.4): دائرة مقارن بمدخلين كل منهما ببتين وإشارات دخله.

Ans

18. طبقت الإشارات المبينة في الشكل (69.4) على دائرة مقارن بمدخلين كل منهما بأربعة بتات. حدد إشارة الخرج الموافقة لمداخله.




الشكل (69.4): دائرة مقارن لمدخلين كل منهما بأربعة بتات وإشارات دخله.

Ans

19. طبق على طرفي الدخل رقم (2) ورقم (5) ورقم (12) المستوى المنطقي المنخفض لدائرة المرمز بأفضلية المبين في الشكل (70.4). ماهي قيمة كود (BCD) على مخرجه؟






الشكل (70.4): دائرة مرمز بأفضلية.

Ans


20. إذا كان خرج كل واحدة من بوابات كشف الترميز على المستوى المنطقي العالي والمبينة في الشكل (72.4). ماهي قيمة مداخل كل منها؟ البت ذو الوزن الأعلى هو  $A_3$ .



الشكل (72.4): بوابات كشف الترميز.

Ans


21. طبقت أعداد مرمزة بصيغة (BCD) تسلسلياً على مدخل كاشف ترميز من (BCD) إلى عشري والمبين في الشكل (73.4). ارسم المخطط الزمني للمخارج المتوافقة مع المداخل المبينة على نفس الشكل.



الشكل (73.4): دائرة كشف ترميز من (BCD) إلى عشري مع إشارات الدخل.

Ans


22. في حالة دائرة الناخب المبينة في الشكل (74.4). ارسم المخطط الزمني للمخرج المتوافق مع المداخل (  $D_0 = 0, D_1 = 1, D_2 = 1, D_3 = 0, S_1 = 0, S_0 = 1$  ).




الشكل (74.4): دائرة ناخب بأربعة مداخل.

Ans

23. في حالة مداخل الانتخاب المبينة في الشكل (75.4) لدائرة الناخب المبين في الشكل (467). ارسم المخطط الزمني للمخرج المتوافق مع المداخل المعرفة في المسألة (22.4).



الشكل (75.4): إشارات الانتخاب لدائرة الناخب.



الشكل (76.4): دائرة الناخب.

Ans

كلية .....

الجامعة .....

المادة: الإلكترونيات الرقمية Digital Electronics    نموذج امتحان للفصل الرابع: البوابات والتوابع المنطقية  
 أستاذ المادة: ....  
 المدة: ساعة واحدة  
 العلامة: 10

ملاحظات هامة:

- المادة مغلقة
- يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)

1. جدول الحقيقة لبوابة (AND) بمدخلين هو:

(a)

Inputs (مداخل)	Output (مخرج)
A B	X
0 0	0
10	1
01	1
1 1	0

(b)

Inputs (مداخل)	Output (مخرج)
A B	X
0 0	1
10	0
01	0
1 1	0

(c)

Inputs (مداخل)	Output (مخرج)
A B	X
0 0	0
0 1	0
1 0	0
1 1	1

(d)

Inputs (مداخل)	Output (مخرج)
A B	X
0 0	0
0 1	1
1 0	1
1 1	1

2. البوابة المنطقية بمدخلين التي تعطي على خرجها المستوى المنطقي العالي عندما يتطابق المدخلان هي:


(a) بوابة (OR)

(b) بوابة (AND)

(c) بوابة (NOR)

(d) بوابة (XNOR).

3. بوابة كشف الترميز للعدد (0011) بخرج فعال على المستوى المنخفض هي،




(a) بوابة (AND)

(b) بوابة (OR)

(c) بوابة (NAND)


(d) بوابة (NOR).

4. بوابة كشف الترميز للعدد (0011) بخرج فعال على المستوى العالي هي،




- (a) بوابة (AND)
- (b) بوابة (OR)
- (c) بوابة (NAND)
- (d) بوابة (NOR).

5. إذا افترضنا أن مدخلي الانتخاب ( $S_1 = 1, S_0 = 1$ ) سيكون الخرج،




- (a) على المستوى المنخفض
- (b) على المستوى العالي
- (c) مساوياً إلى (D0)
- (d) مساوياً إلى (D3).

6. إذا كان مخرجا دائرة الجامع النصفى المبين في الشكل التالي ( $\Sigma = 1, C_{out} = 0$ )، تكون مداخله،




(a) فقط  $(A=1, B=0)$ ،(b) فقط  $(A=0, B=1)$ (c)  $(A=1, B=0 \text{ or } A=0, B=1)$ (d)  $(A=1, B=1)$ .

7. إذا كان مخرجا دائرة الجامع الكامل المبين في الشكل التالي  $(\Sigma=1, C_{out}=1)$ ، تكون مداخله

(a)  $(A=1, B=0, C_{in}=0)$ (b)  $(A=1, B=0, C_{in}=1)$ (c)  $(A=0, B=0, C_{in}=0)$ (d)  $(A=1, B=1, C_{in}=1)$ .

8. في مخارج دائرة المقارن المبين في الشكل التالي هي،

(a)  $((A > B)=0, (A = B)=0, (A < B)=0)$ (b)  $((A > B)=1, (A = B)=0, (A < B)=0)$ (c)  $((A > B)=1, (A = B)=0, (A < B)=1)$ (d)  $((A > B)=0, (A = B)=1, (A < B)=0)$ .

9. عندما يجري تفعيل المفتاح رقم (4) في لوحة المفاتيح المبينة في الشكل أدناه، تكون قيمة خرج المرمز

(a)  $(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 1011)$

(b)  $(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 0100)$

(c)  $(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 1001)$

(d)  $(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 1111)$


10. عندما يجري تفعيل المفتاح رقم (0) في لوحة المفاتيح المبينة في الشكل أدناه، تكون قيمة خرج المرمز

(a)  $(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 1011)$

(b)  $(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 0100)$

(c)  $(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 1001)$

(d)  $(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 1111)$



الإجابة الصحيحة لنموذج مذاكرة الفصل الرابع

1 (c) ، 2 (d) ، 3 (c) ، 4 (a) ، 5 (d) ، 6 (c) ، 7 (d) ، 8 (b) ، 9 (a) ، 10 (d).



## التغذية الراجعة

- 1 مراجعة البوابات المنطقية الرئيسية Logic gates
- 2 مراجعة البوابات المنطقية الرئيسية Logic gates
- 3 مراجعة دائرة المرمز ودائرة كشف الترميز Encoder and Decoder Circuits
- 4 مراجعة دائرة المرمز ودائرة كشف الترميز Encoder and Decoder Circuits
- 5 مراجعة دائرة الناخب، ودائرة الناخب العكسي Multiplexer and Demultiplexer Circuits
- 6 مراجعة دائرة الجامع Adder circuit
- 7 مراجعة دائرة الجامع Adder circuit
- 8 مراجعة دائرة المقارن Comparator Circuit
- 9 مراجعة دائرة المرمز ودائرة كشف الترميز Encoder and Decoder Circuits
- 10 مراجعة دائرة المرمز ودائرة كشف الترميز Encoder and Decoder Circuits

علامة النجاح بالمذاكرة هي: 6/10

## نهاية الفصل الرابع

الإجابة الصحيحة	نموذج مذاكرة الفصل الرابع
c	1
d	2
c	3
a	4
d	5
c	6
d	7
b	8
a	9
d	10