

البوابات والتوابع المنطقية



Digital Electronics – CH 4

رقم الصفحة	العنوان
3	1. البوابات المنطقية الرئيسة Logic gates
14	2. دارة الجامع Adder circuit
17	3. دارة المقارن Comparator Circuit
19	4. دارة المرمز ودارة كشف الترميز Encoder and Decoder
	Circuits
25	5. دارة الناخب، ودارة الناخب العكسي Multiplexer and
23	Demultiplexer Circuits
28	6. خلاصة Summary

كلمات مفتاحية KEYWORDS

دارة الجامع Adder، السلسلة Cascading، انتشار المنقول Ripple Carry، دارة الترميز Encoder، دارة فك .Demultiplexer (DEMUX)، دارة الناخب العكسى Decoder، دارة الناخب العكسى Decoder.

الملخص Abstract

سندرس في هذا الفصل بإيجاز عمل وتطبيقات البوابات المنطقية، والتوابع المنطقية الرئيسة المكاملة على دارات متكاملة من العائلة المنطقية المعروفة بعائلة (TTL). تستعمل رموز البوابات المعتمدة في التوثيق الداخلي للتطبيقات الصناعية والعسكرية، وفي الأدبيات المنشورة عنها، وذلك وفقاً للمعيار (AN5I/IEEE Standard 91–1984). كما سندرس عدة أنواع من الدارات المنطقية التراكبية مثل دارات الجوامع (Adders)، ودارات المقارنة (Comparators) ودارات فك الترميز (Decoders)، ودارات النواخب العكسية (Demultiplexers).

الأهداف التعليمية للفصل الرابع ILO4

يهدف هذا الفصل إلى فهم عمل البوابات المنطقية الرئيسة كالعاكس المنطقي وبوابة الجداء المنطقي، وبوابة الجمع المنطقي والتي تدخل في بناء أي تابع منطقي، والتوابع المنطقية الرئيسة كالجوامع، والمقارنات، ودارات الترميز وكواشف الترميز، والنواخب، والنواخب العكسية، والتي تدخل في بنيان النظم المنطقية.

مخرجات الفصل الرابع ILO4

فهم عمل البوابات والتوابع المنطقية الرئيسة كدارات الجوامع، والمقارنات، ودارات الترميز وكشفه، والنواخب، والنواخب العكسية.

الفهرس Contents

- 1. البوابات المنطقية الرئيسة Logic gates
 - 2. دارة الجامع Adder circuit
 - 3. دارة المقارن Comparator Circuit
- 4. دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits
- 5. دارة الناخب، ودارة الناخب العكسي Multiplexer and Demultiplexer Circuits

1. البوابات المنطقية الرئيسة Logic gates

AND)، وبوابة الجداء المنطقية الثلاث الرئيسة هي بوابة العاكس المنطقي ($Inverter\ or\ NOT$)، وبوابة الجداء المنطقية الرئيسة هذه.

(Inverter or Not) العاكس المنطقى

ينفذ العاكس المنطقي عملية العكس المنطقي أو النفي (NOT)، أي إذا كان دخله (1) يكون خرجه (0) والعكس .

رمز بوابة العاكس المنطقي (Inverter Gate Symbol)

يبين الشكل (1.4) رمزا بوابة العاكس المنطقي.



- (a) Distinctive shape symbols with negation indicators
- (b) Rectangular outline symbols with polarity indicators

الشكل 1.4: رمزا بوابة العاكس المنطقي: (a) الرمز التقليدي مع إشارة النفي، (b) الرمز المستطيل مع محدد القطبية.

جدول الحقيقة للعاكس المنطقي (Inverter truth table) يبين الشكل (2.4) جدول الحقيقة للعاكس المنطقي.

(مدخل Input	Output (مخرج)	
А	Χ	
LOW (0)	HIGH (1)	
HIGH (1)	LOW (0)	

الشكل 2.4: جدول الحقيقة للعاكس المنطقي.


(Boolean expression) التابع المنطقي

يعطى التابع المنطقى للعاكس بالعلاقة المنطقية التالية:

 $X = \overline{A}$

مثال عن الإشارات الرقمية (Example waveforms)


يبين الشكل (3.4) مخططاً زمنياً لإشارتي دخل وخرج العاكس المنطقي.



الشكل 3.4: المخطط الزمني لإشارتي الدخل والخرج للعاكس المنطقي.

مثال على تطبيقات العاكس المنطقى (Application Example)

يبين الشكل (4.4) دارة الحصول على المتمم الأحادي (1's complement) لعدد إثناني (Binary number) بثمانية بتات.




الشكل 4.4: دارة الحصول على المتمم الأحادي لعدد إثناني بثمانية بتات.

الجداء المنطقى (AND Gate)

تعطي بوابة الجداء المنطقي على خرجها القيمة المنطقية (1)، عندما تأخذ كل مداخلها القيم المنطقية (1) ويأخذ الخرج القيمة المنطقية (0).

رمز بوابة الجداء المنطقي (AND Gate Symbol

يبين الشكل (5.4) رمزي بوابة الجداء المنطقي.



الشكل 5.4: رمزا بوابة الجداء المنطقي: (a) رمز البوابة التقليدي، (b) رمز البوابة المستطيل مع إشارة الجداء المنطقي (&).

جدول الحقيقة للجداء المنطقي (AND truth table)

يبين الشكل (6.4) جدول الحقيقة لبوابة الجداء المنطقى بمدخلين.

(مداخل) Inputs	Output (مخرج)
АВ	Χ
0 0	0
0 1	0
1 0	0
1 1	1

الشكل 6.4: جدول الحقيقة لبوابة الجداء المنطقى بمدخلين.


(Boolean expression) التابع المنطقى

يعطى التابع المنطقى لبوابة الجداء المنطقى بمدخلين بالعلاقة المنطقية التالية:

 $X = A \cdot B$

مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (7.4) مخططاً زمنياً لإشارات الدخل والخرج لبوابة الجداء المنطقي بمدخلين.



الشكل 7.4: المخطط الزمني لإشارات الدخل والخرج لبوابة الجداء المنطقي بمدخلين.

مثال على تطبيقات بوابة الجداء المنطقي (Application Example)

يمكن استعمال عملية الجداء المنطقي في برامج الكمبيوتر لتحقيق القناع الانتقائي. إذا أردنا الحفاظ على قيم بعض البتات ووضع البعض الآخر على القيمة المنطقية (0). نستعمل قناعاً بوضع القيم المنطقية (1) في الأماكن المراد الحفاظ على قيم بتاتها، ونضع القيم المنطقية (0) في الأماكن التي لا نهتم في الحفاظ على قيم بتاتها. إذا أجرينا جداء

Digital Electronics - CH 4


منطقياً بين العدد الإثناني (11000010) والقناع (11110000)، ستكون نتيجة الجداء المنطقي بينهما هي (1 0 0 0 0 0). نكون قد حافظنا على البتات الأربعة الدنيا، وأهملنا البتات الأربعة العليا.

الجمع المنطقي (OR Gate)

تعطي بوابة الجمع المنطقي على خرجها القيمة المنطقية (0)، عندما تأخذ كل مداخلها القيمة المنطقية (0). ويأخذ الخرج القيمة المنطقية (1) عندما يأخذ على الأقل أحد مداخلها القيمة المنطقية (1).

رمز بوابة الجمع المنطقي (OR Gate Symbol)

يبين الشكل (8.4) رمزي بوابة الجمع المنطقي.



الشكل 8.4: رمزا بوابة الجمع المنطقى: (a) رمز البوابة التقليدي، (b) رمز البوابة المستطيل مع إشارة الجمع المنطقى.

جدول الحقيقة للجمع المنطقي (OR truth table)

يبين الشكل (9.4) جدول الحقيقة لبوابة الجمع المنطقي بمدخلين.

المداخل) Inputs	Output (مخرج)
АВ	X
0 0	0
0 1	1
1 0	1
1 1	1

الشكل 9.4: جدول الحقيقة لبوابة الجمع المنطقي بمدخلين.


(Boolean expression) التابع المنطقي

يعطى التابع المنطقي لبوابة الجمع المنطقي بمدخلين بالعلاقة المنطقية التالية:

X = A + B

مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (10.4) مخططاً زمنياً لإشارات الدخل والخرج لبوابة الجمع المنطقي بمدخلين.



الشكل 10.4: المخطط الزمني لإشارات الدخل والخرج لبوابة الجمع المنطقي بمدخلين.

مثال على تطبيقات بوابة الجمع المنطقي (Application Example)


يمكن استعمال عملية الجمع المنطقي في برامج الكمبيوتر لوضع بعض البتات على القيمة المنطقية (1). يحتوي الكود أسكي للأحرف الصغيرة في بته الخامس على القيمة المنطقية (1)، و(0) في حالة الأحرف الكبيرة (يبدأ ترقيم بتات الكود من اليمين إلى اليسار ويعطى للبت على أقصى اليمين الرقم 0). يمكن استعمال قناع بوضع القيم المنطقية (1) في الأماكن المراد تغيير قيمها إلى القيمة المنطقية (1)، ووضع القيم المنطقية (0) في الأماكن المراد المحافظة على قيمها الأصلية. إذا أجرينا جمعاً منطقياً بين كود الحرف الكبير والقناع (000000)، نحصل على كود أسكي للحرف الصغير المقابل.

نفى الجداء المنطقى (NAND Gate)

تعطي بوابة نفي الجداء المنطقي على خرجها القيمة المنطقية (0) عندما تأخذ كل مداخلها القيمة المنطقية (1)، ويأخذ الخرج القيمة المنطقية (1) عندما يأخذ على الأقل أحد مداخلها القيمة المنطقية (0).

رمز بوابة نفي الجداء المنطقي (AND Gate Symbol

يبين الشكل (11.4) رمزي بوابة نفي الجداء المنطقي.



الشكل 11.4: رمزا بوابة نفي الجداء المنطقي: (a) رمز البوابة التقليدي لنفي الجداء المنطقي ومكافؤها بوابة الجداء المستطيل مع إشارة النفي.

جدول الحقيقة لنفي الجداء المنطقي (NAND truth table)

يبين الشكل (12.4) جدول الحقيقة لبوابة نفى الجداء المنطقى بمدخلين.

(مداخل) Inputs	Output (مخرج)
АВ	X
0 0	1
0 1	1
1 0	1
1 1	0

الشكل 12.4: جدول الحقيقة لبوابة نفى الجداء المنطقى بمدخلين.


(Boolean expression) التابع المنطقى

يعطى التابع المنطقي لبوابة نفي الجداء المنطقي بمدخلين بالعلاقة المنطقية التالية:

 $X = \overline{A \cdot B}$

مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (13.4) مخططاً زمنياً لإشارات الدخل والخرج لبوابة نفي الجداء المنطقي بمدخلين.



الشكل 13.4: المخطط الزمني لإشارات الدخل والخرج لبوابة نفي الجداء المنطقي بمدخلين.

مثال على تطبيقات بوابة الجداء المنطقي (Application Example)

بوابة نفي الجداء المنطقي بوابة مفيدة، خصوصاً لأنها بوابة عامة يمكن بناء البوابات المنطقية الرئيسة الثلاث منها، بالتالي يمكن بناء أي نظام منطقي من بوابات نفي الجداء المنطقي فقط. عندما نقصر مدخلي بوابة نفي الجداء المنطقي نحصل على بوابة العاكس (الشكل 14.4).




الشكل 14.4: بوابة نفى الجداء المنطقى بمدخلين المكافئة لبوابة العاكس.

نفي الجمع المنطقي (NOR Gate)

تعطي بوابة نفي الجمع المنطقي على خرجها القيمة المنطقية (1)، عندما تأخذ كل مداخلها القيمة المنطقية (0). ويأخذ الخرج القيمة المنطقية (1).

رمز بوابة نفى الجمع المنطقى (NOR Gate Symbol)

يبين الشكل (15.4) رمزي بوابة نفي الجمع المنطقي.



- (a) Distinctive shape, 2-input NOR gate and its NOT/OR equivalent
- (b) Rectangular outline, 2-input NOR gate with polarity indicator

الشكل 15.4: رمزا بوابة نفي الجمع المنطقي: (a) رمز البوابة التقليدي، ومكافؤه المكون من بوابة الجمع والعاكس (b) رمز البوابة المستطيل مع إشارة النفى.

جدول الحقيقة لنفي الجمع المنطقي (NOR truth table) يبين الشكل (16.4) جدول الحقيقة لبوابة نفي الجمع المنطقي بمدخلين.

(مداخل) Inputs	Output (مخرج)
АВ	X
0 0	1
0 1	0
1 0	0
1 1	0

الشكل 16.4: جدول الحقيقة لبوابة نفى الجمع المنطقى بمدخلين.


(Boolean expression) التابع المنطقي

يعطى التابع المنطقى لبوابة نفى الجمع المنطقى بمدخلين بالعلاقة المنطقية التالية:

$$X = \overline{A + B}$$

مثال عن الإشارات الرقمية (Example waveforms)


يبين الشكل (17.4) مخططاً زمنياً لإشارات الدخل والخرج لبوابة نفي الجمع المنطقي بمدخلين.



الشكل 17.4: المخطط الزمني لإشارات الدخل والخرج لبوابة نفي الجمع المنطقي بمدخلين.

مثال على تطبيقات بوابة الجمع المنطقي (Application Example)

يمكن استعمال عملية الجمع المنطقي وغيرها من البوابات المنطفية للتحكم في إضاءة وإطفاء الديودات الضوئية. يبين الشكل (18.4) دارة التحكم هذه باستعمال بوابة نفي الجمع بأربعة مداخل. يضاء الديود الضوئي عندما يأخذ أحد مداخل بوابة نفي الجمع المنطقي القيمة المنطقية (1).




الشكل 18.4: بوابة نفي الجمع المنطقي بأربعة مداخل للتحكم بديود ضوئي.

التكافؤ المنطقي (XOR Gate)

تعطي بوابة التكافؤ المنطقي على خرجها القيمة المنطقية (0) عندما يتطابق مدخلاها، ويأخذ الخرج القيمة المنطقية (1) عندما يتعاكسان.

رمز بوابة التكافؤ المنطقي (XOR Gate Symbol)

يبين الشكل (19.4) رمزي بوابة التكافؤ المنطقى.



الشكل 19.4: رمزا بوابة التكافؤ المنطقى: (a) رمز البوابة التقليدي، (b) رمز البوابة المستطيل.

جدول الحقيقة للتكافؤ المنطقي (XOR truth table)

يبين الشكل (20.4) جدول الحقيقة لبوابة التكافؤ المنطقى بمدخلين.

المداخل) Inputs	Output (مخرج)
АВ	X
0 0	0
0 1	1
1 0	1
1 1	0

الشكل 20.4: جدول الحقيقة لبوابة التكافؤ المنطقى بمدخلين.


(Boolean expression) التابع المنطقي

يعطى التابع المنطقي لبوابة التكافؤ المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = A \oplus B = A\overline{B} + \overline{A}B$$

مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (21.4) مخططاً زمنياً لإشارات الدخل والخرج لبوابة التكافؤ المنطقي بمدخلين.



الشكل 21.4: المخطط الزمني لإشارات الدخل والخرج لبوابة التكافؤ المنطقي بمدخلين.

مثال على تطبيقات بوابة التكافؤ المنطقي (Application Example)


يمكن استعمال بوابة التكافؤ المنطقي بمدخلين كعاكس منطقي، عند إعطاء أحد المدخلين القيمة المنطقية (1)، يكون الخرج هو نفي المدخل الثاني.

نفي التكافؤ المنطقي (XNOR Gate)

تعطي بوابة نفي التكافؤ المنطقي على خرجها القيمة المنطقية (0)عندما يتعاكس مدخلاها، ويأخذ الخرج القيمة المنطقية (1) عندما يتطابقان.

رمز بوابة التكافؤ المنطقي (XOR Gate Symbol)

يبين الشكل (22.4) رمزي نفي بوابة التكافؤ المنطقي.



الشكل 22.4: رمزا نفي بوابة التكافؤ المنطقي: (a) رمز البوابة التقليدي (b) رمز البوابة المستطيل.

جدول الحقيقة لنفى التكافؤ المنطقى (XNOR truth table)

يبين الشكل (23.4) جدول الحقيقة لبوابة نفي التكافؤ المنطقي بمدخلين.

(مداخل) Inputs	Output (مخرج)
АВ	X
0 0	1
0 1	0
1 0	0
1 1	1

الشكل 23.4: جدول الحقيقة لبوابة نفى التكافؤ المنطقى بمدخلين.


(Boolean expression) التابع المنطقي

يعطى التابع المنطقى لبوابة نفى التكافؤ المنطقى بمدخلين بالعلاقة المنطقية التالية:

$$X = A \odot B = \overline{A \oplus B} = A\overline{B} + \overline{A}B = AB + \overline{A}\overline{B}$$

مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (24.4) مخططاً زمنياً لإشارات الدخل والخرج لبوابة نفي التكافؤ المنطقي بمدخلين.



الشكل 24.4: المخطط الزمني لإشارات الدخل والخرج لبوابة نفي التكافؤ المنطقي بمدخلين.


مثال على تطبيقات بوابة نفى التكافؤ المنطقى (Application Example)

يمكن استعمال بوابة نفي التكافؤ المنطقي بمدخلين كعاكس منطقي، عند إعطاء أحد المدخلين القيمة المنطقية (0)، يكون الخرج هو نفي المدخل الثاني.

2. دارة الجامع Adder circuit

دارة الجامع النصفي Half Adder

يمكن تنفيذ قواعد الجمع الرئيسة في النظام الإثناني باستعمال دارة الجامع النصفي. لهذا الجامع مدخلان (A) و (B) و الشكل (B) المخطط الصندوقي لدارة الجامع النصفي، كما يبين الشكل (B) و (B) و مخرجان (B) و (B) و الشكل (B) و المخطط الصندوقي لدارة الجامع النصفي، كما يبين الشكل (B) و (B) و مخرجان (B) و المخطط الصندوقي لدارة الجامع النصفي، كما يبين الشكل (B) و المخطط الصندوقي لدارة الجامع النصفي، كما يبين الشكل (B) و (




الشكل: 25.4 المخطط الصندوقي لدارة الجامع النصفي.

(مداخل) Inputs	Outputs (مخارج)		
АВ	Cout	\sum	
0 0	0	0	
0 1	0	1	
1 0	0	1	
1 1	1	0	

الشكل 26.4: جدول الحقيقة لدارة الجامع النصفي.

دارة الجامع الكلي Full Adder

لدارة الجامع الكامل ثلاثة مداخل (A) و (B) و (C_{in}) ، ومخرجان (Σ) و (Σ) و بيين الشكل (Σ) المخطط الصندوقي لدارة الجامع الكامل، كما يبين الشكل (Σ) جدول الحقيقة لعمله.




الشكل 27.4: المخطط الصندوقي لدارة الجامع الكامل.

(مداخل) Inputs	Outputs ((مخارج
A B Cin	Cout	Σ
0 0 0	0	0
0 0 1	0	1
0 1 0	0	1
0 1 1	1	0
1 0 0	0	1
1 0 1	1	0
1 1 0	1	0
1 1 1	1	1

الشكل 28.4: جدول الحقيقة لدارة الجامع الكامل.

المثال 1.4

يطلب تحديد قيم مخارج دارات الجوامع المبينة في الشكل (29.4) وفقاً لمداخل كل منها والمحددة على نفس الشكل.



الشكل 29.4: ثلاث دارات للجامع الكامل.

الحل

$$\begin{pmatrix} A & 1 \\ B & 0 \\ \\ \begin{pmatrix} a \end{pmatrix} \, The \; inputs \; are \; A=1, B=0, C_{in}=0 \Rightarrow \begin{matrix} C_{in} & + & 0 \\ - & - & - \\ \\ & C_{out} & \Sigma \end{matrix} \Rightarrow \Sigma=1, C_{out}=0$$

$$\begin{pmatrix} A & 1 \\ B & 1 \\ \end{pmatrix}$$

$$(b) \ The \ inputs \ are \ A=1, B=1, C_{in}=0 \Rightarrow \begin{matrix} C_{in} & + & 0 \\ - & - & - \\ \end{pmatrix} \Rightarrow \Sigma=0, C_{out}=1$$

$$1 \quad 0$$


$$C_{out} \quad \Sigma$$

$$\begin{pmatrix} A & 1 \\ B & 0 \\ \\ C_{in} & + 1 \\ - & - \\ \end{pmatrix} \Rightarrow \Sigma = 0, C_{out} = 1$$

$$\begin{pmatrix} C_{in} & + 1 \\ - & - \\ \\ 0 & C_{out} \end{pmatrix}$$

دارة الجامع التفرعي Parallel Adder


لجمع عددين كل منهما ببتين في النظام الإثناني نحتاج إلى جامعين كاملين، ولجمع عددين كل منهما بأربع بتات في النظام الإثناني نحتاج إلى أربعة جوامع كلية. سيجري ربط المنقول في الخرج (C_{out}) للمرحلة الأولى مع منقول الدخل (C_{in}) للمرحلة التالية كما هو موضح في الشكل (30.4) لدارة الجمع التفرعي الإثناني ببتين.



الشكل 30.4: المخطط الصندوقي لدارة الجامع التفرعي ببتين.

المثال 2.4

يطلب تحديد قيم مخارج دارة الجامع التفرعي لعددين كل منهما بثلاثة بتات والمبين في الشكل (31.4)، وتحديد قيم المنقول لكل مرحلة إذا كان العددان المطلوب جمعهما هما (101) و (110).



الشكل 31.4: ثلاث دارات للجامع الكامل.


الحل

1 1 1 0 Carries
1 0 1
$$A(3:1)$$

+ 0 1 1 $B(3:1)$
- - - -
1 0 0 0 $\Sigma(4:1)$

3. دارة المقارن Comparator Circuit


تتيح لنا دارة المقارن بمقارنة عددين في النظام الإثناني وتعطي على خرجها دلالات تشير إلى أن أحد العددين أكبر أو يساوي أو أصغر من العدد الثاني. يصمم عادة المقارن بتلك الصفات لبت واحد قابل للربط مع أمثاله لتشكيل مقارن على أي عدد من البتات. يبين الشكل (32.4) دارة مقارن لعددين (A) و (B) كل منهما بأربعة بتات.



الشكل 32.4: دارة مقارن عددين بأربعة بتات، (a) مخطط الأطراف، (b) المخطط الصندوقي.

للدارة ثلاثة مخارج: المخرج الأول (A > B) ويأخذ القيمة المنطقية (1) منفرداً عندما يكون العدد (A) أكبر من العدد (B)، والمخرج الثاني (A = B) ويأخذ القيمة المنطقية (1) منفرداً عندما يكون العدد (A) يساوي إلى العدد (B). كما والمخرج الثالث (A < B) ويأخذ القيمة المنطقية (1) منفرداً عندما يكون العدد (A) أصغر من العدد (B). كما تتضمن الدارة ثلاثة مداخل (A < B) و (A = B) و (A > B) و (A > B) و (A > B).


يبين الشكل (33.4) دارتي مقارن كل منهما بأربعة بتات موصولتين بعضهما مع بعض لتشكيل مقارن إجمالي بثمانية بتات.



الشكل 32.4: دارة مقارن عددين بثمانية بتات، مشكل من دارتي مقارن كل منهما بأربعة بتات.

المثال 3.4

يطلب تحديد قيم مخارج دارة المقارن بأربعة بتات $(A \succ B, A = B, A \prec B)$ والمبين في الشكل (33.4)، من أجل قيم الدخل المبينة على الشكل نفسه.



الشكل 33.4: ثلاث دارات للجامع الكامل.

الحل


 $Inputs: A = 0 1 1 0, B = 0 0 1 1 \Rightarrow$

 $Outputs: \Big(A \succ B\Big) = 1, \Big(A = B\Big) = 0, \Big(A \prec B\Big) = 0$

4. دارة المرمن ودارة كشف الترمين Encoder and Decoder Circuits

دارة المرمز (Encoder)

يبين الشكل (34.4) مخططاً صندوقياً لدارة مرمز لها (2^n) مدخلاً إثنانياً و(n) مخرجاً إثنانياً. يكون أحد المداخل يبين الشكل (34.4) مخططاً صندوقياً لدارة مرمز لها ر (2^n) مدخلاً المداخل فعالاً في لحظة معينة، وهذا ما يبينه جدول الحقيقة لمرمز بأربعة مداخل (2^n) ومخرجان (2^n) ومخرجان في الشكل 35.4.



الشكل 34.4: المخطط الصندوقي لدارة مرمز.

w3	w2	w1	w0	y1 y0
0	0	0	1	0 0
0	0	1	0	0 1
0	1	0	0	1 0
1	0	0	0	1 1


الشكل 35.4: جدول الحقيقة لمرمز بأربعة مداخل.

نلاحظ أن الخرج $(y=y_1\ y_0)$ هو لوغاريتم الدخل $(w=w_3\ w_2\ w_1\ w_0)$ للأساس (2). يمكن أن يكون المرمز مرمزاً بأفضلية (priority encoder)، وهذا ما يبينه جدول الحقيقة لمرمز بأفضلية وبأربعة مداخل $(w_3\ w_2\ w_1\ w_0)$ ومخرجان $(y_1\ y_0)$ ، والمبين في الشكل 36.4.

w3	w2	w1	w0	у1	у0	Z
0	0	0	0	_	-	0
0	0	0	1	0	0	1
0	0	1	-	0	1	1
0	1	_	-	1	0	1
1	-	_	-	1	1	1


الشكل 36.4: جدول الحقيقة لمرمز بأفضلية وبأربعة مداخل.

يبين الشكل 37.4 مرمز عملي له تسعة مداخل (1, 2, ..., 9) كل منها فعال على المستوى المنطقي المنخفض، وخرج (BCD) فعال على المستوى المنطقي المنخفض أيضاً.



الشكل 37.4: جدول الحقيقة لمرمز بأفضلية عملى.

يبين الشكل 38.4 تطبيقاً للمرمز العملي، وقد وصلت مداخله التسعة (1,2,...,9) إلى لوحة مفاتيح تمثل الأرقام العشرية (1,2,...,9) ويحول كل رقم إلى كود (BCD) معكوس.



الشكل 38.4: ربط المرمز بلوحة مفاتيح.

All BCD complement lines are HIGH indicating a 0. No encoding is necessary;) • (this line may be connected to other circuits that detect the key press. however عندما تأخذ كل خطوط الخرج المعكوسة، والتي تمثل صيغة (BCD)، المستوى المنطقي العالي تكون قيمة الخرج الفعلية (0). لا توجد حاجة للترميز، ومع ذلك، الخط الذي يمثل (0) يمكن وصله إلى دارات أخرى تكشف وضعه فيما إذا كان مفعلاً أم لا

دارة كاشف الترميز (Decoder)

يبين الشكل (39.4) مخططاً صندوقياً لدارة كاشف ترميز لها (n) مدخلاً و (2^n) مخرجاً. يكون مخرج واحد فعالاً في ليبين الشكل (En) مخططاً صندوقياً لدارة كاشف الترميز بمدخلين (w_1) ومدخل تأهيل (En)، وأربعة مخارج لحظة معينة، وهذا ما يبينه جدول الحقيقة لدارة كاشف الترميز بمدخلين (w_1)، والمبين في الشكل 40.4.

الشكل 39.4: المخطط الصندوقي لدارة كاشف الترميز.


En	w1	w0	у3	y 2	у1	y 0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0
0	_	_	0	0	0	0

الشكل 40.4: جدول الحقيقة لدارة كاشف الترميز بمدخلين.

في حالة (m=1) وهو مدخل تأهيل الدارة، نلاحظ أن الخرج في السطر الأول $(y=0\ 0\ 0\ 1\ 0)$ يقابل الدخل $(y=0\ 0\ 1\ 0)$ ، أي أن الخانة رقم (0) أخذت القيمة المنطقية (1). وفي السطر الثاني يقابل الخرج $(w=0\ 0\ 1\ 0)$ الدخل $(w=0\ 1\ 0)$ ، أي أن الخانة رقم (1) أخذت القيمة المنطقية (1). يعطي الدخل $(w=0\ 1\ 0)$ في السطر الثالث خرجاً $(y=0\ 1\ 0\ 0)$ ، أي أن الخانة رقم (1) أخذت القيمة المنطقية (1). يقابل الخرج في السطر الرابع (1) الدخل (1) أي أن الخانة رقم (2) أخذت القيمة المنطقية (1).


. (w = --) للدخل $(y = 0 \ 0 \ 0)$ الدخل الخرج في السطر الخامس (En = 0) الدخل

يبين الشكل 41.4 المخطط الصندوقي وتوزع الأطراف لدارة كشف ترميز من النظام الإثناني إلى النظام العشري (-4 (111) الدارة أربعة مداخل اثنانية (A_3 A_2 A_1 A_0) تأخذ القيم من (1111) ومخارج (1111) ومخارج (\overline{CS}_1 , \overline{CS}_0) المستوى المنخفض (\overline{CS}_1 , \overline{CS}_0) كما يوجد مدخلان لتأهيل الدارة (\overline{CS}_1 , \overline{CS}_0) فعالين على المستوى المنخفض.




الشكل 41.4: مخطط صندوقي ونوزع الأطراف لدارة كاشف ترميز اثناني/عشري.

يبين الشكل 42.4 تطبيقاً لكاشف ترميز يكشف وجود قيمة محددة على دخله وهي هنا العدد الإثناني (1001)، ويعطى على خرجه القيمة المنطقية (1).




الشكل 42.4: كاشف ترميز لقيمة عددية في النظام الإثناني.

يبين الشكل 43.4 تطبيقاً آخر لكاشف ترميز يحول العدد في صيغة (BCD) إلى وحدة إظهار سباعية لإظهار الرقم العشري عليها، ومخارجها فعالة على المستوى المنطقي المنخفض. للدارة مدخل (BCD) هو (BCD) هو (BCD)، ومدخل (\overline{RBI}) فعال على المستوي المنخفض، ويستعمل لاختبار المقاطع السبعة المضيئة لوحدة الإظهار، ومدخل (\overline{RBI}) فعال على المستوي المنخفض، ويستعمل مع المدخل/المخرج (\overline{BI} / \overline{RBO}) الفعال على المستوى المنخفض أيضاً لإطفاء الأصفار على يمين الجزء العشري (الكسري) منه.



الشكل 43.4: كاشف ترميز من رقم (BCD) إلى وحدة إظهار سباعية.

يبين الشكل 44.4 ربط عدد من كواشف الترميز إلى عدد من وحدات الإظهار السباعية لإظهار عدد حقيقي عشري جزؤه الصحيح ممثل على أربع مراتب عشرية، وجزؤه الكسري ممثل أيضاً على أربع مراتب عشرية.




الشكل 44.4: ربط كواشف الترميز مع وحدات إظهار سباعية.

5. دارة الناخب، ودارة الناخب العكسي Multiplexer and Demultiplexer Circuits

دارة الناخب (Multiplexer)

يبين الشكل (45.4) مخططاً صندوقياً لدارة الناخب، ولها (n) مدخلاً ومخرجاً واحداً، بالإضافة إلى مداخل انتخاب عددها $(\log_2(n))$. يأخذ الخرج قيمة أحد المداخل الممكنة والتي يحددها مدخل الانتخاب، وهذا ما يبينه جدول الحقيقة لدارة الناخب بأربعة مداخل $(w_3 \ w_2 \ w_1 \ w_0)$ ومدخلي انتخاب $(S_1 \ S_0)$ ، ومخرجاً واحداً (f)، والمبين في الشكل 46.4.

log₂n selection inputs



الشكل 45.4: المخطط الصندوقي لدارة الناخب.


S 1	S 0	f
0	0	w0
0	1	w1
1	0	w2
1	1	w3

الشكل 46.4: جدول الحقيقة لدارة الناخب.

نلاحظ أن الخرج في السطر الأول $(f=w_0)$ يقابل الدخل $(S_1 S_0=0 \ 0)$. وفي السطر الثاني، يقابل الخرج ($f=w_0$) ويقابل $(f=w_2)$ خرجاً $(S_1 S_0=0 \ 1)$ خرجاً $(f=w_1)$ ويقابل الخرج في السطر الرابع $(f=w_3)$ الدخل $(f=w_3)$ الدخل $(f=w_3)$ الدخل $(f=w_3)$

المثال 4.4

(47.4) يختار الناخب خط معطيات واحد من عدة خطوط متاحة في دخله، يحدده مدخل التحكم. نفترض في الشكل (47.4) يختار الناخب خطوط معطيات في الدخل (D_3 D_2 D_1 D_0)، وخطي انتخاب (S_1 S_0)، ومخرج واحد (S_1 S_0)، فما هو المدخل الذي يظهر على مخرجه?



الشكل 47.4: دارة ناخب بأربع خطوط معطيات.


الحل

 $Data\ select: S_{_{1}}\ S_{_{0}} = 1\ 0 \Rightarrow Data\ output = D_{_{2}}$

دارة الناخب العكسي (DeMultiplexer)

يبين الشكل (48.4) مخططاً صندوقياً لدارة الناخب العكسي، لها مدخلاً واحداً، و (n) مخرجاً ومداخل انتخاب عددها وبين الشكل (48.4). يأخذ الخرج المحدد بمداخل الانتخاب قيمة المدخل الوحيد، وهذا ما يبينه جدول الحقيقة لدارة الناخب $(\log_2(n))$. ومخرجاً واحداً (f)، والمبين في الشكل 49.4.

log₂n selection inputs



الشكل 48.4: المخطط الصندوقي لدارة الناخب العكسي.

S 1	S 0	03	02	01	00
0	0	0	0	0	Data in
0	1	0	0	Data in	0
1	0	0	Data in		
1	1	Data in	0	0	0


الشكل 49.4: جدول الحقيقة لدارة الناخب العكسي.

Digital Electronics - CH 4

لنلاحظ أن الخرج في السطر الأول ($O_0=Data\ in$) يحدده مدخل الانتخاب ($S_1\ S_0=0\ 0$). وفي السطر الثاني، وفي السطر الثانث، يحدد مدخل الانتخاب ($O_1=Data\ in$) مدخل الانتخاب ($O_1=Data\ in$) مدخل الانتخاب ($O_1=Data\ in$) الخرج ($O_2=Data\ in$) مدخل الانتخاب ($O_3=Data\ in$) الخرج ($O_3=Data\ in$) مدخل الانتخاب ($O_3=Data\ in$) مدخل الانتخاب ($O_3=Data\ in$)


المثال 4.4

يحدد الناخب العكسي بواسطة خطوط الانتخاب الخرج المناسب الذي ينقل قيم الدخل الوحيد. نفترض في الشكل وحدد الناخب العكسي بواسطة خطوط الانتخاب الخرج المناسب الذي ينقل قيم الدخل الوحيد. نفترض في الشكل ($S_1 S_0$) ناخباً عكسياً بأربعة مخارج $D_1 D_2 D_1 D_0$ ، ومدخلي انتخاب وفقاً لإشارة مدخل المعطيات، وإشارتي مدخلي الانتخاب. وفقاً لإشارة مدخل المعطيات، وإشارتي مدخلي الانتخاب.



الشكل 50.4: دارة ناخب عكسى بأربع خطوط معطيات للخرج.


الحل



6. خلاصة Summary

- 1. الجامع النصفي (Half-adder) هو دارة منطقية تجمع بتين وتعطي مخرجاً هو ناتج الجمع، ومخرجاً يمثل المنقول.
- 2. الجامع الكامل (Full-adder) هو دارة منطقية تجمع بتين مع المنقول في الدخل وتعطي مخرجاً هو ناتج الجمع، ومخرجاً يمثل المنقول.

يلخص الشكل (51.4) عمل الجامع النصفي والجامع الكامل.



الشكل (51.4): عمل الجامع النصفي والجامع الكامل.

- 3. المقارن (Comparator) هو دارة منطقية تقارن بين عددين اثنانيين في الدخل، وتعطي ثلاثة مخارج يكون أحدها فعالاً وفقاً لقيمتي العددين على المدخل. تحدد دارة المقارن فيما إذا كان العددان متساويين أو أحدهما أكبر أو أصغر من الآخر.
- 4. المرمز (Encoder) هو دارة منطقية لها (2^n) دخلاً، وتعطي (n) مخرجاً. يكون أحد المداخل فعالاً ويكون الخرج هو لوغاريتم الدخل للأساس (2). كمثال على دارة المرمز، الدارة التي ترمز أرقام لوحة الإدخال الرقمية العشرية وتعطى الترميز (BCD) على الخرج المقابل لكل مفتاح.
- 5. كاشف الترميز (Decoder) هو دارة منطقية لها (n) دخلاً، وتعطي (2^n) مخرجاً. يكون أحد المداخل فعالاً ويكون الخرج هو لوغاريتم الدخل للأساس (2). كمثال على دارة كاشف الترميز، الدارة التي تحول الترميز (BCD) إلى وحدة إظهار سباعية لإظهار الأرقام العشرية المقابلة.
- 6. الناخب (Multiplexer) هو دارة منطقية لها (n) دخلاً، ومخرجاً واحداً ينقل معطيات أحد المداخل إلى الخرج وفقاً لقيمة مداخل الانتخاب التي عددها هو لوغاريتم عدد المداخل للأساس (2).
- 7. الناخب العكسي (Demultiplexer) هو دارة منطقية لها دخلاً واحداً، يجري نقله إلى أحد المخارج التي عددها (n) مخرجاً، وفقاً لقيمة مداخل الانتخاب التي عددها هو لوغاريتم عدد المخارج للأساس (2).

أسئلة ومسائل الفصل الرابع Questions and Problems

أسئلة الفصل الرابع

اختر الإجابة الصحيحة

- 1. يتسم الجامع النصفي،
- a) بمدخلین ومخرجین
- b) بثلاثة مداخل ومخرجين
- c) بمدخلین وثلاثة مخارج
- d) بمدخلین ومخرج واحد

2. يتسم الجامع الكامل،

- a) بمدخلین ومخرجین
- b) بثلاثة مداخل ومخرجين
- c بمدخلين وثلاثة مخارج
- d) بمدخلین ومخرج واحد
- : يعطي الجامع الكامل، الذي تأخذ مداخله القيم ($A=1,\,B=1,\,C_{in}=0$)، قيمتي الخرجين التاليتين

$$(\Sigma = 1, C_{out} = 1)$$
 (a

$$(\Sigma = 1, C_{out} = 0)$$
 (b)

$$(\Sigma = 0, C_{out} = 1)$$
 (c

.(
$$\Sigma = 0, C_{out} = 0$$
) (d

.4 لتالية: ($A=1\ 0\ 1\ 1,\ B=1\ 0\ 0\ 1$)، المخارج التالية:

$$((A \succ B) = 0, (A \prec B) = 1 (A = B) = 0)$$
 (a

$$((A \succ B) = 1, (A \prec B) = 0 (A = B) = 0)$$
 (b)

$$((A \succ B) = 1, (A \prec B) = 1 (A = B) = 0)$$
 (c

$$.((A \succ B) = 0, (A \prec B) = 0 (A = B) = 1)$$
 (d

5. يبين الشكل (52.4) دارة مرمز بأفضلية عشري-BCD، بفرض أن كلاً من المدخلين رقم (3)، ورقم (1) يأخذان


القيمة المنطقية العالية، يكون خرجه

$$\left(\left(\overline{A_{3}}\ \overline{A_{2}}\ \overline{A_{1}}\ \overline{A_{0}}\right) = 0\ 1\ 1\ 0\right)$$
 (a

$$((\overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0}) = 0\ 1\ 1\ 1)$$
 (b)

$$\left(\left(\overline{A_{3}} \ \overline{A_{2}} \ \overline{A_{1}} \ \overline{A_{0}}\right) = 1\ 1\ 1\ 0\right)$$
 (c


$$\cdot ((\overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0}) = 1 \ 0 \ 0 \ 1)$$
 (d



الشكل (52.4).

6. يبين الشكل (53.4) كاشف ترميز BCD إلى وحدة إظهار سباعية. وبفرض أن مدخله (0100)، يكون خرجه

- (a, c, f, g) (a
- (b, c, f, g) (b
- (b, c, e, f) (c
- .(b, d, e, g) (d



الشكل (53.4)

- 7. للناخب بشكل عام
- a مدخل وحيد وعدة مخارج ومداخل انتخاب،
- b) مدخل وحيد ومخرج وحيد ومدخل انتخاب وحيد
 - c) عدة مداخل وعدة مخارج ومداخل انتخاب
 - d) عدة مداخل ومخرج وحيد ومداخل انتخاب.
 - 8. ناخب المعطيات هو أساساً نفس دارة
 - a) كاشف الترميز
 - b) الناخب العكسي
 - c) الناخب
 - d) المرمز.
- وك مدخلاه ($\Sigma=1,\,C_{out}=0$) عكون مدخلاه الذي خرجه (الجامع النصفي الذي خرجه
 - (A = 1, B = 0) (a
 - (A = 1, B = 0) (b)
 - (a, and b) (c
 - .(A = 1, B = 1) (d
- مدخلاه الكامل الذي خرجه ($\Sigma=1,\,C_{out}=1$) عرب الكامل الذي خرجه .10
 - $(A = 1, B = 0, C_{in} = 0)$ (a
 - $(A = 0, B = 0, C_{in} = 0)$ (b
 - $(A = 1, B = 0, C_{in} = 1)$ (c
 - $A = 1, B = 1, C_{in} = 1$ (d

Digital Electronics – CH 4

Ans 1 (a) \cdot 2 (b) \cdot 3 (c) \cdot 4 (b) \cdot 5 (d) \cdot 6 (b) \cdot 7 (d) \cdot 8 (c) \cdot 9 (c) \cdot 10 (d).

الإجابة الصحيحة	أسئلة الفصل الرابع
a	1
b	2
С	3
b	4
d	5
b	6
d	7
С	8
С	9
d	10

مسائل الفصل الرابع


1. تطبق الإشارة المبينة في الشكل (54.4) على مدخل عاكس، ارسم إشارة خرجه الموافقة لإشارة مدخله.



الشكل (54.4): إشارة مدخل عاكس.

Ans.


2. يبين الشكل (55.4) شبكة عواكس موصولة فيما بينها. إذا طبق على الطرف (A) المستوى المنطقي العالي، حدد المستويات المنطقية عند النقاط (B) إلى (F).



الشكل (55.4): شبكة عواكس.

Ans.

(56.4) لبوابة الجداء المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل ((X)).




الشكل (56.4): إشارتا مدخلي بوابة الجداء المنطقي.

Ans.

Digital Electronics - CH 4


4. ارسم إشارة الخرج (X) لبوابة الجداء المنطقى الموافقة لإشارتي المدخلين المبينتين في الشكل (57.4).



الشكل (57.4): إشارتا مدخلي بوابة الجداء المنطقي.

Ans.


5. ارسم إشارة الخرج (X) لبوابة الجداء المنطقى الموافقة لإشارتي المدخلين المبينتين في الشكل (58.4).



الشكل (58.4): إشارتا مدخلي بوابة الجمع المنطقي.

Ans.


6. ارسم إشارة الخرج (X) لبوابة الجمع المنطقي بثلاثة مداخل الموافقة لإشارات مداخلها والمبينة في الشكل (59.4).



الشكل (59.4): إشارات مداخل بوابة الجمع المنطقى.

Ans


7. ارسم إشارة الخرج (X) لبوابة نفي الجداء المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل (60.4).



الشكل (60.4): إشارتا مدخلي بوابة نفي الجداء المنطقي.

Ans


8. ارسم إشارة الخرج (X) لبوابة نفي الجداء المنطقي بثلاثة مداخل الموافقة لإشارات مداخلها والمبينة في الشكل (X).



الشكل (61.4): إشارات مداخل بوابة نفى الجداء المنطقى.

Ans

(62.4) البوابة نفي الجمع المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل ((X)).




الشكل (62.4): إشارتا مدخلي بوابة نفي الجمع المنطقي.

Ans

10. ارسم إشارة الخرج (X) لبوابة نفي الجمع المنطقي بثلاثة مداخل الموافقة لإشارات مداخلها والمبينة في الشكل (3.4).


Digital Electronics - CH 4



الشكل (63.4): إشارات مداخل بوابة نفى الجمع المنطقى.

Ans


(4.4) السكل ((X)) لبوابة التكافؤ المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل ((X)).



الشكل (64.4): إشارتا مدخلي بوابة التكافؤ المنطقي.

Ans

12. ارسم إشارة الخرج (X) لبوابة نفى التكافؤ المنطقى الموافقة لإشارتي المدخلين المبينتين في الشكل (65.4).



Ans.

:- حدد كل قيم مداخل دارة الجامع الكامل الممكنة ($A,\,B,\,C_{in}$) إذا كانت مخارجه:

$$(a)\Sigma = 0, C_{out} = 0$$

$$(b)\Sigma = 1, C_{out} = 0$$

$$(c)$$
 $\Sigma = 1$, $C_{out} = 1$

$$(d)\Sigma = 0, C_{out} = 1$$

Ans

14. حدد قيم مخرجي دارة الجامع الكامل في حالة قيم مداخله التالية:

$$(a) A = 1, B = 0, C_{in} = 0$$


$$(b) A = 0, B = 0, C_{in} = 1$$

$$(c) A = 0, B = 1, C_{in} = 1$$

$$(d) A = 1, B = 1, C_{in} = 1$$

Ans


15. في حالة الجامع التفرعي المبين في الشكل (66.4)، حدد قيم مخارجه بمعرفة جدول الحقيقة لدارة الجامع الكامل، وتحقق من النتيجة بالجمع اليدوي للعددين.



الشكل (66.4): دارة جامع تفرعي لعددين كل منهما بثلاثة بتات.

Ans

16. في حالة الجامع التفرعي المبين في الشكل (67.4)، حدد قيم مخارجه بمعرفة جدول الحقيقة لدارة الجامع الكامل، وتحقق من النتيجة بالجمع اليدوي للعددين.




الشكل (67.4): دارة جامع تقرعي لعددين كل منهما بخمسة بتات.

Ans

17. طبقت الإشارات المبينة في الشكل (68.4) على دارة مقارن بمدخلين كل منهما ببتين.حدد إشارة الخرج الموافقة لمداخله.


Digital Electronics - CH 4



الشكل (68.4): دارة مقارن بمدخلين كل منهما ببتين واشارات دخله.

Ans


18. طبقت الإشارات المبينة في الشكل (69.4) على دارة مقارن بمدخلين كل منهما بأربعة بتات.حدد إشارة الخرج الموافقة لمداخله.



الشكل (69.4): دارة مقارن لمدخلين كل منهما بأربعة بتات واشارات دخله.

Ans


19. طبق على طرفي الدخل رقم (2) ورقم (5) ورقم (12) المستوى المنطقي المنخفض لدارة المرمز بأفضلية المبين في الشكل (70.4). ماهي قيمة كود (BCD) على مخرجه؟



الشكل (70.4): دارة مرمز بأفضلية.

Ans


20. إذا كان خرج كل واحدة من بوابات كشف الترميز على المستوى المنطقي العالي والمبينة في الشكل (72.4). ماهي قيمة مداخل كل منها؟ البت ذو الوزن الأعلى هو A3.



الشكل (72.4): بوابات كشف الترميز.

Ans


21. طبقت أعداد مرمزة بصيغة (BCD) تسلسلياً على مدخل كاشف ترميز من (BCD) إلى عشري والمبين في الشكل . (73.4). ارسم المخطط الزمني للمخارج المتوافقة مع المداخل المبينة على نفس الشكل.



الشكل (73.4): دارة كشف ترميز من (BCD) إلى عشري مع إشارات الدخل.

Ans


. (22. في حالة دارة الناخب المبينة في الشكل (74.4). ارسم المخطط الزمني للمخرج المتوافق مع المداخل ($D_0=0,\,D_1=1,\,D_2=1,\,D_3=0,\,$ $S_1=0,\,S_0=1,\,$




الشكل (74.4): دارة ناخب بأربعة مداخل.

Ans

23. في حالة مداخل الانتخاب المبينة في الشكل (75.4) لدارة الناخب المبين في الشكل (467). ارسم المخطط الزمني للمخرج المتوافق مع المداخل المعرفة في المسألة (22.4).



الشكل (75.4): إشارات الانتخاب لدارة الناخب.



الشكل (76.4): دارة الناخب.

Ans

نموذج مذاكرة للفصل الرابع

الجامعة

المادة: الإلكترونيات الرقمية Digital Electronics نموذج امتحان للفصل الرابع: البوابات والتوابع المنطقية

أستاذ المادة:

المدة: ساعة واحدة العلامة: 10

ملاحظات هامة:

- المادة مغلقة
- يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)

1. جدول الحقيقة لبوابة (AND) بمدخلين هو:

(a

(مداخل) Inputs	Output (مخرج)
АВ	X
0 0	0
10	1
01	1
1 1	0

(b

(مداخل) Inputs	(مخرج) Output
АВ	X
0 0	1
10	0
01	0
1 1	0

(c

(مداخل) Inputs	Output (مخرج)
АВ	X
0 0	0
0 1	0
1 0	0
1 1	1


(d

المداخل) Inputs	Output (مخرج)
АВ	X
0 0	0
0 1	1
1 0	1
1 1	1

2. البوابة المنطقية بمدخلين التي تعطي على خرجها المستوى المنطقي العالي عندما يتطابق المدخلان هي:


- (OR) بوابة (a
- (AND) بوابة (b
- (NOR) بوابة (c
- d) بوابة (XNOR).

3. بوابة كشف الترميز للعدد (1001) بخرج فعال على المستوى المنخفض هي،




- (AND) بوابة (a
 - (OR) بوابة (b
- (NAND) بوابة (c
- d) بوابة (NOR).

4. بوابة كشف الترميز للعدد (1001) بخرج فعال على المستوى العالي هي،




- a) بوابة (AND)
 - (OR) بوابة (b
- (NAND) بوابة (c
- d) بوابة (NOR).

5. إذا افترضنا أن مدخلي الانتخاب ($S_1 = 1, S_0 = 1$) سيكون الخرج،



- a) على المستوى المنخفض
 - b) على المستوى العالي
 - c) مساوياً إلى (D0)
 - d) مساوياً إلى (D3).
- ، وذا كان مخرجا دارة الجامع النصفي المبين في الشكل التالي ($\Sigma = 1, \, C_{out} = 0$)، تكون مداخله،




فقط، (
$$A = 1, B = 0$$
) (a

فقط (
$$A = 0, B = 1$$
) (b

$$(A=1, B=0 \text{ or } A=0, B=1)$$
 (c

$$(A=1, B=1)$$
 (d

7. إذا كان مخرجا دارة الجامع الكامل المبين في الشكل التالي $(\Sigma = 1, C_{out} = 1)$ ،تكون مداخله




$$(A=1, B=0, C_{in}=0)$$
 (a

$$(A=1, B=0, C_{in}=1)$$
 (b

$$(A = 0, B = 0, C_{in} = 0)$$
 (c

$$.(A=1, B=1, C_{in}=1)$$
 (d

8. في مخارج دارة المقارن المبين في الشكل التالي هي،



$$((A \succ B) = 0, (A = B) = 0, (A \prec B) = 0)$$
 (a

$$((A \succ B) = 1, (A = B) = 0, (A \prec B) = 0)$$
 (b

$$((A \succ B) = 1, (A = B) = 0, (A \prec B) = 1)$$
 (c

$$.((A \succ B) = 0, (A = B) = 1, (A \prec B) = 0)$$
 (d

9. عندما يجري تفعيل المفتاح رقم (4) في لوحة المفاتيح المبينة في الشكل أدناه، تكون قيمة خرج المرمز

$$(\overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0} = 1011)$$
 (a

$$(\overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0} = 0100)$$
 (b)

$$(\overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0} = 1001)$$
 (c

$$.(\overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0} = 1111)$$
 (d


10. عندما يجري تفعيل المفتاح رقم (0) في لوحة المفاتيح المبينة في الشكل أدناه، تكون قيمة خرج المرمز

$$(\overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0} = 1011)$$
 (a

$$(\overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0} = 0100)$$
 (b)

$$(\overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0} = 1001)$$
 (c

$$.(\overline{A_3} \ \overline{A_2} \ \overline{A_1} \ \overline{A_0} = 1111)$$
 (d



الإجابة الصحيحة لنموذج مذاكرة الفصل الرابع

1 (c) $\cdot 2$ (d) $\cdot 3$ (c) $\cdot 4$ (a) $\cdot 5$ (d) $\cdot 6$ (c) $\cdot 7$ (d) $\cdot 8$ (b) $\cdot 9$ (a) $\cdot 10$ (d).

التغذية الراجعة

1 مراجعة البوابات المنطقية الرئيسة Logic gates

2 مراجعة البوابات المنطقية الرئيسة Logic gates

3 مراجعة دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits

4 مراجعة دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits

5 مراجعة دارة الناخب، ودارة الناخب العكسى Multiplexer and Demultiplexer Circuits

Adder circuit مراجعة دارة الجامع

7 مراجعة دارة الجامع Adder circuit

8 مراجعة دارة المقارن Comparator Circuit

9 مراجعة دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits

10 مراجعة دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits

علامة النجاح بالمذاكرة هي: 6/10

نهاية الفصل الرابع

الإجابة الصحيحة	نموذج مذاكرة الفصل الرابع
C	1
d	2
С	3
а	4
d	5
С	6
d	7
b	8
а	9
d	10