

مفاهيم رئيسة في الدارات الإلكترونية الرقمية



رقم الصفحة	العنوان	
4	1. مقدمة Introduction	
6	2. الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية	
14	3. العمليات المنطقية الرئيسة Basic Logic Operations	
16	4. مدخل إلى الوظائف المنطقية الرئيسة Introduction to the	
	System Concepts	
23	5. الدارات المتكاملة الرقمية ذات الوظائف الثابتة Fixed Function	
	Integrated Circuits	
28	6. خلاصة Summary	

كلمات مفتاحية Keywords

رقمي Digital إثناني Binary، خانة إثنانية Bit، النبضة Pulse، إشارة ساعة دورية Clock، المخطط الزمني NOT، المخطط الزمني Output، منطقي Logic، مدخل Logic، مخرج Output، بوابة Output، منطقي Logic، منطقي Integrated، بوابة الجداء المنطقي AND، بوابة الجمع المنطقي OR، الدارة المتكاملة Circuit (IC).

الملخص Abstract

يهدف الفصل الأول إلى إدخال بعض المفاهيم والمصطلحات الرئيسة المتعلقة بالإلكترونيات الرقمية. يشتق مصطلح الرقمية من طريقة تنفيذ الكمبيوتر للعمليات، وذلك من خلال تعامله مع الكلمات الإثنانية. لسنوات عديدة مضت، اقتصرت تطبيقات الإلكترونيات الرقمية على أنظمة الكمبيوتر. أما اليوم، فتستعمل التقانات الرقمية في مجموعة واسعة من المجالات. بالإضافة إلى أجهزة الكمبيوتر، هناك التلفزيون الرقمي، وأنظمة الاتصالات الرقمية، والرادار والملاحة وأنظمة التوجيه والأنظمة العسكرية، وأجهزة القياسات الطبية، ومراقبة العمليات الصناعية والتحكم بها، والأجهزة الإلكترونية الاستهلاكية.

تطورت النقانات الرقمية على مر السنين. فمن دارات الصمامات المفرغة، إلى الدارات الترانزستورية، ثم إلى الدارات المتكاملة المعقدة، والتي تحتوي بعضها على بضع بلايين من الترانزستورات المكاملة.

يقدم هذا الفصل للإلكترونيات الرقمية، كما يقدم لمحة عامة عن العديد من المفاهيم الهامة والمكونات والأدوات المستعملة في هذا المجال. سندرس، على وجه الخصوص، الخانة الإثنانية، والمستويات المنطقية، والإشارات الرقمية ومحدداتها. ثم نعرض للعمليات المنطقية الرئيسة وللوحدات المنطقية ثابتة الوظيفة أيضاً، وأخيراً نعطي فكرة عن بنية وتصنيف الدارات المتكاملة الرقمية.

الأهداف التعليمية للفصل الأول ILO1

يهدف هذا الفصل إلى تمكين الطالب من استيعاب بعض المفاهيم الرئيسة والمصطلحات المتعلقة بالإلكترونيات الرقمية. وبشكل خاص الإشارات الرقمية ومعاملاتها، والخانة الإثنانية، والمستوى المنطقي، وتعريف البوابات والوحدات المنطقية الرئيسة. ودراسة بنية وتصنيف الدارات الرقمية المتكاملة.

مخرجات الفصل الأول ILO1

استيعاب المفاهيم الرئيسة في الدارات الإلكترونية الرقمية كالإشارات الرقمية ومحدداتها، وتعريف البوابات والوحدات المنطقية الرئيسة، والتعرف على بنية وتصنيف الدارات الرقمية المتكاملة.


الفهرس Contents

- 1. مقدمة Introduction
- and Digital ، Logic Levels، Binary Digits . والإشارات الرقمية المستويات المنطقية، والإشارات الرقمية Waveforms
 - 3. العمليات المنطقية الرئيسة Basic Logic Operations
 - 4. مدخل إلى الوظائف المنطقية الرئيسة Introduction to the System Concepts
 - 5. الدارات المتكاملة الرقمية ذات الوظائف الثابتة Fixed Function Integrated Circuits

1. مقدمة Introduction

نهدف من خلال هذه المادة إلى تمكين الطالب من تحليل وفهم النظم المنطقية البسيطة، ومن فهم عمل مجموعة وظائف منطقية مترابطة بعضها مع بعض. وأن يبدأ بالتفكير بعمل الأنظمة وليس فقط في عمل الوظائف المنطقية الجزئية. لكن كي يفهم الطالب عمل النظم لابد أولاً من أن يفهم عمل العناصر الأولية، والوظائف الرئيسة التي بها تبنى النظم الأكثر تعقيداً.

ليكن النظام المنطقي البسيط الذي يتحكم بتعبئة عبوات من الأدوية بعدد مبرمج من الحبات الدوائية الدوائية والموضح في الشكل 1.1.



الشكل 1.1: مخطط صندوقي لنظام منطقي يتحكم بتعبئة حبوب دوائية محددة في عبوات.

- Keypad for entering number of tablets per bottle : لوحة مفاتيح رقمية لإدخال عدد الحبات في
 كل عبوة (قارورة)
 - Encoder: مرمز
 - (A) السجل Regiser A •
 - Decoder A : مفكك الترميز
 - On-site display: وحدة إظهار في المكان
 - Number of tablets per bottle: عدد الحبات في كل عبوة (قارورة)
 - Code Converter A: محول الترميز (A)
- Binary code for preset number of tablets per bottle: الترميز الإثناني لوضع عدد الحبات المرغوب في كل عبوة (قارورة)
 - Comparator: مقارن
- LOW keeps valve open، HIGH closes valve and advances conveyor : القيمة المنطقية (1) تفتح الصمام وتؤدي إلى تحريك السير الناقل إلى الأمام، والقيمة المنطقية (0) تفتح الصمام
- Binary code for actual number of tablets in bottle: الترميز الإثناني لعدد الحبات الفعلي في العبوة (القارورة)
- On-site display of total tablets bottled: وحدة إظهار في المكان لعدد الحبات الفعلي الكلي في العبوات
 - Valve: الصمام
 - Sensor: الحساس
 - Conveyor control: تحكم السير الناقل
- One pulse from sensor for each tablet advances counter by 1: نبضة واحدة من الحساس لكل حبة تسقط في العبوة، وتؤدي إلى زيادة قيمة العداد بمقدار (1)
 - Counter: العداد
 - Adder: الجامع
 - New total sum: المجموع الكلى الجديد
 - HIGH causes new sum to be stored: تؤدي القيمة المنطقية (1) لتخزين قيمة الجمع الجديدة
- Pulse resets counter to zero when next bottle is in place: نبضة تصفير العداد (إعطائه القيمة صفر)، عندما تأخذ العبوة التالية مكانها
 - Current total sum: قيمة الجمع الآنية
- A binary code for the total number of tablets is transferred in serial form along this

 الدوائية line for remote display and computer inventory control الكلي المنقول تسلسلياً على هذا الخط إلى وحدة الإظهار البعيدة وحاسب التحكم بمخزون الحبات الدوائية
 - Switching sequence control input: مدخل التحكم بالناخب

- DEMUX: الناخب العكسي
- Remote unit: وحدة الإظهار البعيدة عن موقع العمل (المصنع)

يقدم الشكل 1.1 مثالاً توضيحياً لمفهوم النظام المنطقي، وليس بالضرورة نموذجاً عملياً. لنتصور معملاً لتصنيع وتعليب الأدوية. يستعمل نظاماً للتحكم بتعبئة الحبات الدوائية الدوائية في عبوات مناسبة، ويحسب عددها. تأتي الحبات الدوائية إلى قمع ذي عنق ضيق لايتسع إلا إلى حبة واحدة تسقط في العبوة التي تأتي إلى فوهة القمع عبر حامل سيار. يتحكم النظام المنطقي بعدد الحبات في كل عبوة، ويظهر بشكل مستمر العدد الكلي للحبات قرب السير الناقل وفي مكان ما من المصنع. يستعمل هذا النظام وظائف منطقية رئيسة، ندرسها لاحقاً. والهدف الوحيد هنا هو إعطاء الطالب فكرة عن كيفية ربط هذه الوظائف للقيام بوظيفة أكبر محددة.

يمكن شرح العمل الإجمالي للنظام كما يلي: يكتشف الحساس الضوئي (Optical Sensor) الموضوع تحت عنق القمع كل حبة تمر منه، وينتج نبضة كهربائية عند مرور كل حبة. تدخل هذه النبضات إلى عداد منطقي (Counter) يعمل على عدها، وبالتالي يعد العداد كل حبة تمر من عنق القمع وتسقط في العبوة، ويحتوي العداد في كل لحظة على عدد حبات العبوة. تطبق قيمة العداد على المدخل (B) لدارة مقارن (Comparator)، ويطبق على المدخل الآخر (A) للمقارن العدد الكلي الافتراضي لحبات العبوة الواحدة. يأتي هذا العدد عن طريق لوحة مفاتيح رقمية (Keypad) والدارات الملحقة بها، والتي تشمل دارة المرمز (Encoder)، والسجل (A) (A) (Register A)، ومحول الترميز وتُخزن في السجل (Code) إلى أن يتقرر عدد مختلف للحبات في كل عبوة عن طريق لوحة المفاتيح الرقمية، تُرمز وتُخزن في السجل (A) إلى أن يتقرر عدد مختلف للحبات في كل عبوة.

لنفترض أن عدد الحبات المطلوب في كل عبوة (50)، عندما يصل العدد في العداد إلى (50)، يأخذ خرج المقارن (A=B) القيمة المنطقية (1)، مشيراً إلى امتلاء العبوة. ويعمل خرج المقارن على إغلاق صمام عنق القمع مانعاً مرور الحبات الدوائية منه، ويُفعل في نفس الوقت السير الناقل ليحرك عبوة تالية كي تتوضع أسفل عنق القمع. عندما تأخذ العبوة التالية مكانها الصحيح تحت عنق القمع، يعطي السير الناقل نبضة تتحكم في الدارة وتؤدي إلى وضع العداد على القيمة صفر. مما يجعل خرج المقارن (A=B) يأخذ القيمة المنطقية (0)، التي تعيد فتح صمام عنق قمع الحبات الدوائية لتبدأ عملية تعبئة مرة أخرى.

2. الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية

and Digital Waveforms, Logic Levels, Binary Digits

تشمل الإلكترونيات الرقمية الدارات والنظم التي لا توجد فيها سوى حالتين ممكنتين هما: القيمة العالية (HIGH)، والقيمة المنخفضة (LOW). يمكن تمثيل الحالتين باستعمال جهدين مختلفين، واستعمال الإرتفاعات والانخفاضات في الأقراص المرنة (Compact Disc). وفي النظم الرقمية مثل أجهزة المرنة (Symbols) أو أقراص الفيديو الرقمية (Codes)، وتستعمل لتمثيل الأعداد (Numbers) والرموز (Alphabetic characters) والأحرف الأبجدية (Bit)، وفيه قيمتان (0) و (1). تُسمى الخانة الإثنانية (Binary digit) أو اختصاراً (Bit).

(Binary Digits) الخانة الإثنانية

يُسمى كل من الرقمين (0) و (1) في النظام الإثناني، خانة إثنانية (Bit)، وهذا اختصار من كلمتين (Binary) و (Digit). يُستعمل في الدارات الرقمية، مستويان من الجهد لتمثيل خانة إثنانية (Bit)، يمثل الجهد المرتفع (1)، ويُشار إليه بالقيمة العالية (HIGH)، ويمثل الجهد المنخفض (0)، ويُشار إليه بالقيمة المنخفضة (LOW). ويعرف هذا التمثيل بالمنطق الموجب (Positive logic) وسيُستعمل في هذا المقرر.

LOW =
$$0.HIGH = 1$$


هناك أسلوب آخر للتمثيل، إذ يُمثل (1) بالقيمة المنخفضة (LOW)، ويُمثل (0) بالقيمة العالية (HIGH)، ويُسمى هذا التمثيل المنطق السالب (Negative logic).

تُسمى المجموعة من البتات رموز (Codes)، وتُستعمل لتمثيل الأرقام والحروف والرموز والتعليمات وأي شيء آخر مطلوب في تطبيق معين.

المستويات المنطقية (Logic Levels)

يطلق على الجهود المستعملة لتمثيل (0) e(1) المستويات المنطقية. من الناحية المثالية، يمثل أحد مستويات الجهد القيمة المنطقية العالية (HIGH)، ويمثل مستوى الجهد الآخر القيمة المنطقية المنخفضة (LOW). ومع ذلك، في الدارات الرقمية العملية يمكن أن تكون القيمة المنطقية العالية (HIGH) أي جهد يقع بين القيمة المحددة الدنيا والقيمة المحددة القصوى. وبالمثل، يمكن أن تكون القيمة المنطقية المنطقية المنخفضة (LOW) أي جهد يقع بين القيمة المحددة الدنيا والقيمة المحددة القصوى. يجب أن لا يكون تداخل بين مجال قيم الجهود التي تمثل القيمة المنطقية العالية (LOW).

يوضح الشكل 2.1 المجال العام للقيمة المنطقية المنخفضة (LOW) وللقيمة المنطقية العالية (HIGH) للدارات الرقمية.



الشكل 2.1: قيم مجالات الجهود للمستويات المنطقية للدارات الرقمية.


(Unacceptable): المجال الممنوع لتمثيل المستويات المنطقية.

يمثل المتحول (VH(max)) القيمة العظمى للجهد الذي يمثل المستوى المنطقي العالي (HIGH)، ويمثل المتحول (VL(max)) القيمة (VL(max)) القيمة الدنيا للجهد الذي يمثل المستوى المنطقي العالي (HIGH). كما يمثل المتحول (VL(max)) القيمة الدنيا للجهد الذي يمثل المستوى المنطقي المنخفض (LOW)، ويمثل المتحول ($V_{L(min)}$) القيمة الدنيا للجهد الذي

يمثل المستوى المنطقي المنخفض (LOW). تُعرف قيم الجهود المحدودة في المجال بين القيمتين ($V_{H(min)}$) و ($V_{H(min)}$) و المستوى بالقيم غير المسموح بها وبالتالي هي قيم ممنوعة في الدارات الرقمية. على سبيل المثال، تتراوح قيم جهود المستوى المنطقي المناطقي العالي في الدرات الرقمية نوع (CMOS) بين ($V_{H(min)}$) و ($V_{H(min)}$). وتتراوح قيم جهود المستوى المنطقي المنخفض في الدرات الرقمية نوع (CMOS) بين ($V_{H(min)}$) و ($V_{H(min)}$). بالتالي لو كان لدينا جهداً مقداره ($V_{H(min)}$) و بت قيمته ($V_{H(min)}$) و بالتالي فإن مجال الجهود الممنوعة في هذا النوع من الدارات يقع بين ($V_{H(min)}$) و ($V_{H(min)}$).

(Digital Waveforms) الإشارات الرقمية

تتكون الإشارات الرقمية من مستويين للجهود يتغيران بين قيمتين أو حالتين: المستوى العالي والمستوى المنخفض. يعطي الشكل 3.1 (a) نبضة رقمية موجبة تنشأ من انتقال الجهد من المستوى المنخفض، الذي يمثل (b) منطقي، إلى المستوى العالي، والذي يمثل (1) منطقي، والعودة إلى المستوى المنخفض. ويبين الشكل 3.1 (d) نبضة رقمية سالبة تنشأ من انتقال الجهد من المستوى العالي، الذي يمثل (0) منطقي، إلى المستوى العالى. تتكون الإشارات الرقمية من سلسلة من تلك النبضات.




الشكل 3.1: نيضات رقمية مثالية.

- (Rising or leading edge): جبهة الصعود أو الجبهة الأمامية
 - (Falling or trailing edge): جبهة الهبوط أو الجبهة الخلفية
- (Falling or leading edge): جبهة الهبوط أو الجبهة الأمامية
 - (Rising or trailing edge): جبهة الصعود أو الجبهة الخلفية
 - (Positive-going pulse): النبضة الموجبة
 - (Negative-going pulse): النبضة السالبة

النبضة: للنبضة جبهتان كما هو مبين في الشكل 3.1 (a): جبهة أمامية تحدث عند الزمن (t_0) ، وجبهة خلفية تحدث عند الزمن (t_1) . في حالة النبضة الموجبة، الجبهة الأمامية هي جبهة الصعود، والجبهة الخلفية هي جبهة الهبوط. النبضات المبينة في الشكل 3.1 هي نبضات مثالية، لأن جبهات الصعود والهبوط تحدث آنياً، أي دون أي تأخير. على الرغم من أنه في الحالات العملية، لا تحدث هذه الجبهات بشكل فوري، إلا أننا يمكن أن نفترض، في كثير من الدارات الرقمية، وجود نبضات مثالية.

Digital Electronics - CH 1

يبين الشكل 4.1 نبضة حقيقية (غير مثالية). وتبدي في الواقع جميع الإشارات النبضية بعض أو كل خصائص النبضة الحقيقية. إذ تحدث ظاهرة تجاوز القيمة الاسمية للمطال (Overshoot)، أو ظاهرة الاهتزاز المتخامد (Ringing) بسبب وجود فعل حثى أو سعوى شارد.




Go back to slides

الشكل 4.1: خصائص النبضة الحقيقية.

ويحصل هبوط عن القيمة الاسمية للمطال (Droop) بسبب فعل السعات الشاردة ومقاومات الدارة، مما يشكل دارة (RC) لها ثابت زمني منخفض. يسمى الزمن اللازم لانتقال النبضة من المستوى المنخفض إلى المستوى العالي زمن الصعود (Rise time) واختصاراً (t_r)، ويسمى الزمن اللازم لانتقال النبضة من المستوى العالي إلى المستوى المنخفض زمن الهبوط (t_r) واختصاراً (t_r). يُقاس زمن الصعود عملياً، بين الزمن عند (t_r) والزمن عند (t_r) من مطال النبضة. ويُقاس زمن الهبوط من الزمن عند (t_r) إلى الزمن عند (t_r) من مطال النبضة، وهو ما يبينه الشكل 1.4. وذلك لتجاوز (t_r) من مطال النبضة فوق الخط المرجعي لقياس المطال و (t_r) أدنى من مطالها لتخطي المناطق اللاخطية في النبضة ضمن المجالين المذكورين لقياس زمني صعود وهبوط النبضة. ويقاس عرض النبضة عند الفاصل الزمني لنقطتي تقاطع خط (t_r) من مطال النبضة عند صعودها وهبوطها، كما هو مبين في النبضة عند الفاصل الزمني لنقطتي تقاطع خط (t_r) من مطال النبضة عند صعودها وهبوطها، كما هو مبين في الشكل 1.4.

خصائص الإشارات الرقمية: تتكون معظم الإشارات التي تتعامل معها الأنظمة الرقمية من سلسلة من النبضات، تُدعى أحياناً قطار النبضات. ويمكن تصنيفها على أنها إما إشارات دورية أو إشارات غير دورية. يكرر قطار النبضات الدوري نفسه خلال فترة زمنية محددة، تُسمى دور الإشارة (T). ويُعرف تردد الإشارة الدورية (f) على أنه معدل تكرار الإشارة الدورية مقاساً بالهيرتز (Hz). أما قطار النبضات غير الدوري فلا يكرر نفسه خلال فترات زمنية محددة، ويختلف عرض النبضة فيه بشكل عشوائي و/أو تختلف الفترات الزمنية عشوائياً بين النبضات. يعطي الشكل 5.1 مثالاً لكلا النوعين.



الشكل 5.1: مثال لقطار نبضات. (a) دوري، (bd) غير دوري.

يتناسب تردد قطار النبضات الدوري عكساً مع الدور.

$$f = \frac{1}{T}, \qquad T = \frac{1}{f}$$


Duly) من الخصائص الهامة لقطار النبضات الدوري هو النسبة المئوية للمستوى المنطقي العالي بالنسبة للدور (cycle)، وهو نسبة عرض النبضة (t_w) إلى الدور (T).

$$Duty\ cycle = \left(\frac{t_w}{T}\right) 100\%$$

المثال 1.1

لنفترض الإشارة الرقمية الدورية المبينة في الشكل 6.1، والتي يقاس الزمن فيها بالميللي ثانية (ms). والمطلوب تحديد ما يلي:

(a) الدور (Period)، (b) التردد (Frequency)، (c) النسبة المئوية للمستوى المنطقي العالي بالنسبة للدور (cycle).



الشكل 6.1: إشارة رقمية دورية.

الحل

(a) دور الإشارة الرقمية الدورية: يقاس الدور من حافة صعود نبضة ما إلى حافة صعود النبضة التالية لها. $T = 10 \, ms$

$$f = \frac{1}{T} = \frac{1}{10 \, ms} = \frac{1}{10 \times (10^{-3} \, s)} = 100 \, Hz$$
 تردد الإشارة الرقمية الدورية: (b)

$$Duty\; cycle = \left(rac{t_w}{T}
ight)$$
100% = $\left(rac{1\;ms}{10\;ms}
ight)$ 100% = 10% : النسبة المئوية للمستوي المنطقي العالي: (c)

الإشارات الرقمية تحمل معلومات إثنانية

المعلومات الإثنانية التي تتعامل معها النظم الرقمية تظهر على شكل إشارات رقمية تمثل تتابعاً من البتات (الخانات الإثنانية). عندما تكون الإشارة الرقمية عند المستوى المنطقي العالي فإنها تمثل القيمة المنطقية (1)، وفي الحالة المعاكسة، أي عندما تكون عند المستوى المنطقي المنخفض فإنها تمثل القيمة المنطقية (0). يشغل كل بت حيزاً زمنياً يسمى زمن البت (Bit time).


(The Clock) إشارة الساعة

تتزامن الإشارات الرقمية في النظم الرقمية مع إشارة تزامن تسمى إشارة الساعة (clock). إشارة الساعة هي إشارة دورية، دورها (T) يساوى زمن البت الواحد.

يبين الشكل 7.1 مثالاً لإشارة الساعة. لنلاحظ في هذه الحالة، أن كل تغيير في مستوى الإشارة (A) يحدث عند الحافة الصاعدة لإشارة الساعة. في حالات أخرى، يمكن أن تحدث تلك التغيرات عند الحافة الهابطة لإشارة الساعة. تأخذ الإشارة الرقمية (A) خلال كل زمن بت من إشارة الساعة، إما الحالة المنطقية العالية (HIGH)، أو الحالة المنطقية المنطقية المنطقية المنطقية المنطقية تلك تتابع البتات. ويمكن استعمال مجموعة من هذه البتات لتمثيل رقم (Number)، أو حرف (Letter). أما إشارة الساعة نفسها فلا تحمل أية معلومات.


المخططات الزمنية (Timing Diagrams)

المخطط الزمني هو رسم بياني للإشارات الرقمية التي تبين العلاقة الزمنية الفعلية بين إشارتين رقميتين أو أكثر وكيف تتغير كل إشارة رقمية بالنسبة لبقية الإشارات. من خلال النظر في المخطط الزمني، يمكنك تحديد حالات الإشارات (عالية أو منخفضة) في أي زمن ترغبه، والزمن الدقيق لتغيرات حالة بالنسبة للإشارات الرقمية الأخرى. يبين الشكل 8.1 مثالاً لمخطط زمني لأربع إشارات رقمية.



الشكل 7.1: مثال لإشارة ساعة تزامن لإشارة رقمية تمثل تتابعاً من البتات.

• (A) الإشارة الرقمية (Bit sequence represented by waveform A): تتابع من البتات ممثلة في الإشارة الرقمية (C)، و (B)، و (C) تأخذ يمكن أن نلاحظ من المخطط الزمني التالي، على سبيل المثال، أن الإشارات الرقمية الثلاث (A)، و (B)، و (C) تأخذ الحالة المنطقية العالية خلال زمن البت السابع، وتأخذ الحالة المنطقية المظللة).




الشكل 8.1: مثال على المخطط الزمني.

نقل المعطيات (Timing Diagrams)

المعطيات هي مجموعات من البتات تنقل بعض أنواع المعلومات. تنتقل المعطيات الإثنانية (البتات)، الممثلة بالإشارات الرقمية، من دارة إلى أخرى داخل النظام الرقمي أو من نظام رقمي إلى آخر من أجل تحقيق هدف معين. فعلى سبيل المثال، تُنقل الأرقام الإثنانية المخزنة في ذاكرة كمبيوتر إلى وحدة المعالجة المركزية لإجراء العمليات الحسابية عليها. ثم تُنقل نتيجة الحسابات إلى شاشة الكمبيوتر لعرضها و/أو نقلها إلى الذاكرة. تُنقل المعطيات الإثنانية في نظم الكمبيوتر بطريقتين: تسلسلية وتفرعية، كما هو موضح في الشكل 9.1.

عندما تُنقل البتات تسلسلياً من نقطة إلى أخرى، يُرسل بت واحد على خط واحد في لحظة معينة، كما هو الحال عند نقل المعطيات بين الكمبيوتر والمودم (الشكل 9.1 (a)). يجري نقل البت الأول خلال الفترة الزمنية من (t_0) إلى (t_1) ، وهلم جرا. يلزمنا في هذه الحالة لنقل ثمانية بتات تسلسلياً ثمانية فترات زمنية.

وعندما تُنقل البتات الثمانية تفرعياً، مثل نقل ثمانية بتات من الكمبيوتر إلى الطابعة، تُرسل جميع البتات على ثمانية خطوط منفصلة في نفس الوقت، ويُخصص خط واحد لكل بت (الشكل 9.1 (b))، ونحتاج في هذه الحالة إلى زمن نقل بت واحد فقط.



الشكل 9.1: مثال على النقل التسلسلي والتفرعي لثمانية بتات.


(Serial transfer of 8 bits of binary data from computer to modem. Interval t_0 to t_1 is first) النقل التسلسلي لثمانية بتات من الكمبيوتر إلى المودم. يُنقل البت بين، t_0 و t_1 أولاً.

(Parallel transfer of 8 bits of binary data from computer to printe. The beginning time is t_0) النقل التقرعي لثمانية بتات من الكمبيوتر إلى الطابعة. بداية النقل عند الزمن t_0

يتميز النقل التسلسلي للمعطيات الإثنانية عن النقل التفرعي باختصار خطوط النقل إلى خط واحد فقط. أما في حالة نقل المعطيات الإثنانية التفرعية، فإن عدد خطوط النقل يساوي إلى عدد البتات المطلوب نقلها على التفرع. مع ذلك، للنقل التسلسلي عيب هو حاجته إلى زمن أكبر من زمن النقل التفرعي لعدد محدد من البتات. فعلى سبيل المثال، إذا كان زمن نقل البت الواحد (μs)، فإننا نحتاج إلى (μs) لنقل ثمانية بتات بالطريقة التسلسلية، بينما نحتاج فقط إلى (μs) لنقل التفرعي فهي حاجته إلى خطوط أكثر من النقل بالطريقة التسلسلية.

المثال 2.1

- (a) لنفترض الإشارة الرقمية (A) الممثلة في الشكل 10.1، والمطلوب تحديد الزمن الكلي لنقل ثمانية بتات تسلسلياً، وتحديد تسلسل نقلها أو إرسالها، علماً أن البت الذي على أقصى اليسار هو البت الذي سيُرسل أولاً، وأن تردد إشارة الساعة المستعملة كمرجع زمني هو (100 kHz).
 - (b) ما هو الزمن الكلى المطلوب الإرسال نفس المعطيات تفرعياً.



الشكل 10.1: مثال لقطار من النبضات.

الحل

بما أن تردد إشارة الساعة (
$$f = 100 \, kHz$$
)، يكون دورها $1 - 100 \, \mu s$

$$T = \frac{1}{f} = \frac{1}{100 \, kHz} = \frac{1}{\left(100 \times 10^3 \, Hz\right)} = 10 \, \mu s$$

وهو الزمن اللازم لنقل كل بت. بالتالي يكون زمن إرسال ثمانية بتات

$$8 \times 10 \ \mu s = 80 \ \mu s$$

كي نحدد تسلسل إرسال البتات نعود إلى الإشارة الرقمية (A) في الشكل 10.1 عند كل زمن للبت. إذا كان المستوى المنطقي عالياً فقيمة البت (0)، وعليه يكون تسلسل إرسال البتات كما هو مبين في الشكل 11.1:



الشكل 11.1: تسلسل إرسال البتات من اليسار إلى اليمين.

(10 μ s) الزمن اللازم لنقل البتات تفرعياً (b)

3. العمليات المنطقية الرئيسة Basic Logic Operations


تشكل مجموعة من العبارات افتراضاً، أو منطقاً، أو وظيفة. فعلى سبيل المثال، تكون العبارة المفترضة "المصباح مضيء" صحيحة عندما تكون الحالة "المصباح غير تالف" صحيحة، والحالة "المفتاح على وضع التشغيل" صحيحة أيضاً. لذلك، يمكن صياغة العبارة المنطقية على الشكل التالي: يضيء المصباح فقط إذا لم يكن تالفاً وإذا كان مفتاح التحكم به على وضع التشغيل. في هذا المثال لا تكون العبارة الأولى صحيحة إلا إذا كانت العبارتان التاليتان صحيحتين. فالعبارة الأولى ("المصباح مضيء") هي الفرضية الأساس، والعبارتان الأخريتان هما الشرطان اللذان تتعلق الفرضية بهما.

في عام 1850، طور عالم المنطق والرياضيات الإيرلندي جورج بول (George Boole) نظاماً رياضياً لصياغة العبارات المنطية باستعمال الرموز بحيث يمكن صياغة المسائل وحلها بطريقة مماثلة لتلك المستعملة في الجبر العادي. طُبق الجبر البولياني، كما هو معروف اليوم، في تصميم وتحليل النظم الرقمية وسيجري تغطيته بالتفصيل في الفصل الثالث.

يُطبق المنطق (Logic) على الدارات الرقمية المستعملة في تنفيذ الوظائف المنطقية. وتوجد عدة أنواع من الدارات المنطقية الرقمية التي هي العناصر الرئيسة التي تشكل اللبنات الأساسية لبناء النظم الرقمية المعقدة مثل الكمبيوتر وغيره. سننظر الآن في هذه العناصر ونناقش وظائفها بطريقة عامة.

يبين الشكل 12.1 رموز البوابات المنطقية الثلاث التي تمثل العمليات المنطقية الأساسية وهي: (NOT، NOT) يبين الشكل 12.1 رموز البوابات. تقع المداخل على (OR). وتمثل الخطوط المستمرة الموصولة بالرموز مداخل (Inputs) ومخارج (Outputs) البوابات. تقع المداخل على الجهة اليسرى من كل رمز، وتقع المخارج على الجهة اليمنى منه. تُسمى الدارات التي تقوم بإجراء العمليات المنطقية

المعينة مثل (OR ، AND) بالبوابات المنطقية (Gates). يمكن أن يكون للبوابات المنطقية (OR ، AND) أي عدد من المداخل، كما هو مبين في الشكل 12.1.



الشكل 12.1: العمليات المنطقية الرئيسة ورموزها.

في العمليات المنطقية، يمثل الشرط، صحيح/خطأ (true/false)، المذكور في وقت سابق المستوى المنطقي العاليى (صحيح) أو المستوى المنطقي المنخفض (خطأ). ولكل من العمليات المنطقية الأساسية الثلاثة استجابة وحيدة لمجموعة معينة من الشروط.

عملية العكس المنطقية (NOT)


تغير عملية العكس المنطقية (NOT) المستوى المنطقي إلى المستوى المنطقي المعاكس، كما هو مبين في الشكل .13.1 عندما يكون المدخل (0) منطق، يكون المخرج (0) منطق. وعندما يكون المدخل (0) منطق، يكون المخرج (NOT) منطق. في كلتا الحالتين، لا تكون حالة المخرج مماثلة لحالة الدخل. يجري تنفيذ العملية المنطقية العاكسة (Inverter).



الشكل 13.1: عملية العكس المنطقية (NOT).

عملية الجداء المنطقى (AND)

تعطي عملية الجداء المنطقي خرجاً قيمته المنطقية (1)، عندما تكون القيمة المنطقية لكل المداخل (1) كما هو مبين في الشكل 14.1 في حالة بوابة (AND) بمدخلين. عندما يأخذ أحد المداخل القيمة المنطقية (1)، ويأخذ المدخل الآخر أيضاً القيمة المنطقية (1)، يأخذ المخرج عندها القيمة المنطقية (1). وعندما يأخذ أحد المدخلين على الاقل القيمة المنطقية (0)، يأخذ المخرج أيضاً القيمة المنطقية (0)، وعندما يأخذ كلا المدخلين القيمة المنطقية (0)، يأخذ المخرج المنطقية (1).



الشكل 14.1: عملية الجداء المنطقى (AND).

عملية الجمع المنطقية (OR)

تعطي عملية الجمع المنطقي خرجاً قيمته المنطقية (1)، عندما تكون القيمة المنطقية لأحد المداخل (1) كما هو مبين في الشكل 15.1 في حالة بوابة (OR) بمدخلين. عندما يأخذ أحد المداخل القيمة المنطقية (1)، ويأخذ المدخل الآخر أيضاً القيمة المنطقية (1)، يأخذ المخرج عندها القيمة المنطقية (1). وعندما يأخذ أحد المدخلين على الاقل القيمة المنطقية (1)، يأخذ المخرج أيضاً القيمة المنطقية (1). وعندما يأخذ كلا المدخلين القيمة المنطقية (0)، يأخذ المخرج المنطقية (1). وعندما البوابة المنطقية (OR).



الشكل 15.1: عملية الجمع المنطقى (OR).


4. مدخل إلى الوظائف المنطقية الرئيسة Introduction to the System Concepts

تشكل العناصر المنطقية الأساسية الثلاثة (AND)، و (NOT)، اللبنات الأساسية التي بها يتم بناء الدارات المنطقية الأكثر تعقيداً، والتي بدورها تنفذ العديد من العمليات المفيدة المستعملة في بناء النظم الرقمية الكاملة. من الوظائف المنطقية شائعة الاستعمال وظيفة المقارنة، والحساب، وتحويل الرموز، والترميز، وفك الترميز، وانتخاب المعطيات، وتخزينها، والعد. نعطي هنا لمحة عامة عن هذه الوظائف الهامة التي تشكل اللبنات الأساسية للأنظمة الرقمية مثل أجهزة الكمبيوتر.

وظيفة المقارنة (The Comparison Function)

تُسمى الدارة المنطقية التي تنفذ عملية المقارنة بين مقدارين دارة المقارنة (Comparator). تقارن دارة المقارنة بين قيمتين وتشير إلى أنهما متساويتين أم لا. لنفترض، على سبيل المثال، أنه لدينا رقمان ونرغب في معرفة ما إذا كانا متساويين أم لا، إن لم يكونا متساويين، فأيهما هو الأكبر. يبين الشكل 16.1 مخططاً صندوقياً لدارة المقارن. يُطبق عدد إثناني (ممثل بالمستويات المنطقية) على المدخل (A)، ويُطبق عدد إثناني آخر (ممثل بالمستويات المنطقية) على

المدخل (B). تشير مخارج المقارن إلى العلاقة بين الرقمين من خلال وضع المستوى المنطقي العالي على المخرج المناسب. لنفترض أن العدد 2 الممثل بالنظام الإثناني مطبق على المدخل الأول (A)، والعدد 5 الممثل بالنظام الإثناني مطبق على المدخل الآخر (B). سيأخذ المخرج (A > B) القيمة المنطقية (1)، مما يدل على العلاقة بين الرقمين (2) أصغر من 5). وتمثل الأسهم العريضة مجموعة من الخطوط المتوازية التي تحمل قيم البتات.




الشكل 16.1: وظيفة المقارنة (The comparison function).

- (Two binary numbers): عددان ممثلان في النظام الإثناني
 - (Binary code for): الترميز الإثناني لـ
- (Basic magnitude comparator): دارة المقارن الرئيسة لمقدارين
- (Example: A is less than B (2 < 5) as indicated by the HIGH output (A < B)) مثال: (HIGH) مثالية (A < B) بالقيمة المنطقية العالية (A) أصغر من (B) أصغر من (B) كما هو مشار إليه عند المخرج (A)

(The Arithmetic Functions) وظيفة الحساب

(Addition) الجمع

ثنفذ عملية الجمع دارة منطقية تسمى دارة الجامع (Adder). تجمع دارة الجامع (الشكل 17.1 (a)) عددين ثنائيين (Binary numbers) يطبق أحدهما على المدخل (A)، ويطبق الآخر على المدخل (B)، ويوجد مدخل المنقول من مرحلة سابقة في الدخل (Carry input) أو اختصاراً (Cin)، ويولد الجامع مخرجين: مخرج المجموع (Sum) واختصاراً (Cout)، ومخرج المنقول إلى مرحلة تالية (Carry output) واختصاراً (Cout). يوضح الشكل 17.1 (b) دارة جامع تجمع العددين 3 و 9. تعطي الدارة ناتجاً هو العدد 12، يشير الجامع إلى هذه النتيجة من خلال وضع 2 على مخرج المحموع و 1 على مخرج المنقول في الخرج. نفترض في هذا المثال أن المنقول في الدخل هو 0.



الشكل 17.1: وظيفة الجمع (The addition function).

- (Two binary numbers): عددان ممثلان في النظام الإثناني (عددان ثنائيان)
 - (Binary code for): الترميز الإثناني لـ
 - (Basic adder): جامع بسيط
 - (Example: A plus B) مثال: (A) زائد

(Subtraction) الطرح

تُنفذ عملية الطرح دارة منطقية تسمى دارة الطارح (Subtracter). تتطلب دارة الطارح ثلاثة مداخل: اثنان منهما للعددين المراد طرحهما والثالث هو مدخل المستعار من المرحلة الأعلى وزناً في الدخل (Borrow input). ولدارة الطارح مخرجان مخرج الفرق (Difference)، ومخرج المستعار في الخرج (Borrow output). على سبيل المثال، عندما يجري طرح 5 من 8 مع عدم وجود مستلف في الدخل، سيكون الفرق هو 3 مع عدم وجود مستلف في الخرج.

(Multiplication) الضرب

ثنفذ عملية الضرب دارة منطقية تسمى الضارب (Multiplier). للضارب مدخلان يطلق عليهما العددان المطلوب ضربهما، ومخرج يمثل ناتج جداء العددين المضروبين (Product). الضرب ببساطة هو سلسلة من عمليات الجمع والإزاحة للجداءات الجزئية. يمكن تنفيذ الضارب باستعمال دارة الجامع ودارات أخرى.

القسمة (Division)

يمكن إجراء عملية القسمة بإجراء سلسلة من عمليات الطرح والمقارنة والإزاحة. يمكن تنفيذ دارة القسمة باستعمال دارة الجامع ودارات أخرى. تتطلب دارة القسمة مدخلين للعددين المراد تقسيمهما، ولها مخرجان أحدهما يمثل نتيجة القسمة (Quotient)، ويمثل الآخر باقي القسمة (Remainder).


(The Code Conversion Function) وظيفة تحويل الرموز

الرمز (Code) هو مجموعة من البتات مرتبة في نمط فريد من نوعه، وتستعمل لتمثيل معلومات معينة. يغير محول الرموز بتات الرمز للمعلومة من شكل إلى شكل آخر. ومن الأمثلة على ذلك التحويل بين الرموز الإثنانية (Binary). وأخرى مثل الأعداد العشرية المرمزة إثنانياً (Binary Coded Decimal) أو الترميز غري (Gray Code).

(The Encoding Function) وظيفة الترميز

تُنفذ وظيفة الترميز دارة منطقية تسمى المرمز (Encoder). يحول المرمز المعلومات، مثل الأرقام العشرية أو الأحرف الأبجدية، إلى شكل من أشكال الترميز. على سبيل المثال، يحول أحد أنواع المرمزات الأرقام العشرية (0) إلى (9)، إلى

رموز إثنانية (Binary code). تمثل القيمة المنطقية العالية (HIGH) على مدخل رقماً عشرياً محدداً، يحولها المرمز في خرجه إلى عدد إثناني مكافئ لذلك الرقم العشري. يبين الشكل 18.1 دارة مرمز لوحة مفاتيح رقمية لآلة حاسبة إلى أعداد إثنانية مقابلة لمعالجتها في دارات الآلة الحاسبة.




الشكل 18.1: وظيفة الترميز (The Encoding function).

- (Calculator keypad): لوحة أرقام لآلة حاسبة
- (Binary code for 9 used for storage and/or calculation): الترميز الإثناني للعدد 9 المستعمل للتخزين و/أو للحساب

وظيفة فك الترميز (The Decoding Function)

تُنفذ وظيفة فك الترميز دارة منطقية تسمى مفكك الترميز (Decoder). يحول مفكك الترميز المعلومات المرمزة، مثل الأعداد الإثنانية، إلى أعداد غير مرمزة كالأعداد العشرية. على سبيل المثال، يحول نوع معين من مفككات الترميز الترميز الإثناني الممثل على 4 بت إلى عدد عشري مناسب. يبين الشكل 19.1 نوعاً من مفككات الترميز الذي يستعمل لتفعيل وحدة إظها رقمية سباعية المقاطع، عن طريق وصل كل مقطع من المقاطع السبعة بمخرج من مخارج وحدة فك الترميز. عندما يظهر رمز إثناني خاص على مداخل مفكك الترميز، تتفعل الخطوط المناسبة على خرجه لتضيء المقاطع المناسبة لوحدة الإظهار لتعرض الرقم العشري المقابل للرمز الإثناني.




الشكل 19.1: وظيفة مفكك الترميز (The Decoding function).

- (Binary-coded input): مدخل مُرَمَز إثنانياً
- (7-segment display): وحدة إظهار رقمية سباعية المقاطع

وظيفة انتخاب المعطيات (The Data Selection Function)

توجد دارتان لانتخاب المعطيات هما: دارة الناخب (Multiplexer) ودارة الناخب العكسي (Demultiplexer). إن دارة الناخب (Mux) هي دارة منطقية تنقل معطيات المداخل إلى خرج الناخب وفق تتابع زمني محدد. يمكن أن نمثل عملية التبديل وظيفياً بقواطع إلكترونية تصل بين المداخل والمخرج، وتربط على التتابع كل مدخل من المداخل بالمخرج. والناخب العكسي هو دارة منطقية تحول المعطيات الرقمية من خط المدخل الوحيد إلى عدة مخارج وفق تسلسل زمني محدد.

يُستعمل الناخب والناخب العكسي عند نقل المعطيات من عدة مصادر عبر خط واحد إلى مكان بعيد وإعادة توزيعها على عدة جهات. يوضح الشكل 20.1 هذا النوع من التطبيقات حيث يتم إرسال المعطيات الرقمية من ثلاثة مصادر على طول خط واحد إلى ثلاث محطات في موقع آخر.



الشكل 20.1: وظيفة الناخب والناخب العكسي (The Data selection function).

- (Data from): المعطيات من
- (Switching sequence control input): مدخل التحكم بنتابع التبديل

في الشكل 20.1 ، تُنقل معطيات المدخل (A) إلى مخرج الناخب ثم إلى الخط الواصل إلى مدخل الناخب العكسي خلال الفترة الزمنية (Δt_1) ومنه إلى مخرج الناخب العكسي (D). ثم أثناء الفترة الزمنية (Δt_1)، ينقل الناخب معطيات المدخل (B) إلى مخرج الناخب ثم إلى الخط الواصل إلى مدخل الناخب العكسي ومنه إلى المخرج (E). وخلال الفترة الزمنية (B) بينتقل الناخب معطيات المدخل (C) إلى مخرج الناخب ثم إلى الخط الواصل إلى مدخل الناخب العكسي ومنه إلى المخرج (F).

أي يجري وصل معطيات المدخل (A) إلى المخرج (D) أثناء الفترة الزمنية الأولى، ويجري وصل معطيات المدخل (B) إلى المخرج إلى المخرج (C) أثناء الفترة الزمنية الثانية. وخلال الفترة الزمنية الثالثة، يجري وصل معطيات المدخل (C) إلى المخرج

(F). ويتكرر هذا النتابع بحيث يبدو الاتصال مستمراً بين عدة مصادر في جهة الإرسال وعدة جهات في طرف الاستقبال باستعمال خط اتصال وحيد، وهذا ما يسمى بعملية الانتخاب وفق التقسيم الزمني (TDM).

وظيفة التخزين (The Storage Function)

التخزين (Storage) هو وظيفة مطلوبة في معظم الأنظمة الرقمية، والهدف منه هو حفظ المعطيات الإثنانية لفترة من الزمن. تُستعمل بعض عناصر التخزين لتخزين المعطيات لفترة زمنية قصيرة، ويُستعمل بعضها الآخر لتخزين المعطيات لفترة زمنية طويلة. ويمكن لعنصر التخزين أن "يحفظ" بتاً واحداً أو مجموعة من البتات طالما كان ذلك ضروريا. من الأنواع الشائعة لعناصر التخزين القلابات (Flip-Flops)، والسجلات (Registers)، والأوراكر النصف الناقلة (Semiconductor Memories)، والأقراص الممغنطة (Magnetic Disks)، والأقراص الضوئية (Optical Disks) أو الأقراص المدمجة (CDs).


(Flip-flops) القلابات

القلاب هو دارة منطقية إثنانية الاستقرار (Two Stable States)، يمكن أن تخزن في كل مرة بتاً واحداً فقط، إما (1) منطقياً أو (0) منطقياً. يشير خرج القلاب إلى قيمة البت المخزنة. إذا أخذ الخرج القيمة المنطقية العالية (HIGH) يكون قد خزن (1) منطقياً، وإذا أخذ الخرج القيمة المنطقية المنطقية المنطقية المنطقية المنطقية المنطقية الرئيسة.

(Registers) السجلات

يتكون السجل من عدة قلابات، بالتالي يمكن أن يُخزن مجموعة من البتات. على سبيل المثال، يجري إنشاء سجل 8-بت من ثمانية قلابات. بالإضافة إلى تخزين البتات، يمكن استعمال السجلات لإزاحة البتات من موقع إلى آخر داخل السجل أو من السجل إلى دارة أخرى. لذلك، تُعرف هذه السجلات بسجلات الإزاحة (Shift Registers).


يوجد نوعان من سجلات الإزاحة: السجلات التسلسلية والسجلات التقرعية. يجري تخزين البتات في سجل الإزاحة التسلسلي بتاً وراء بت، كما هو موضح في الشكل 21.1. يمكن تشبيه سجل الإزاحة التسلسلي بعملية تحميل الركاب في حافلة واحداً واحداً واحداً من خلال بابها، وكذلك خروجهم واحداً واحداً من خلال نفس الباب.



الشكل 21.1: مثال لعمل سجل إزاحة تسلسلي 4- بت. تمثل كل خلية من الخلايا الأربعة عنصر تخزين، أو قلاب.

- (Serial bits on input line): البتات التسلسلية على خط الدخل
- (the register contains only invalid data or all zeros as shown here،Initially): بدایة، یحتوی السجل علی معطیات غیر صالحة، أو أصفار کما هو مبین
 - (First bit (1) is shifted serially into the register): أُولاً، يُزاح (1) المنطقي تسلسلياً داخل السجل
- (Second bit (0) is shifted serially into register and first bit is shifted right): ثانياً، يُزاح (0) المنطقي تسلسلياً داخل السجل، ويزاح البت الأول إلى اليمين
- (Third bit (1) is shifted into register and the first and second bits are shifted right): ثالثاً، يُزاح (1) المنطقي تسلسلياً داخل السجل، ويزاح البت الأول والثاني إلى اليمين
- and third bits are shifted ، second، Fourth bit (0) is shifted into register and the first) (right. The register now mores all four bits and is full المنطقي تسلسلياً داخل (0) المنطقي تسلسلياً داخل السجل، ويزاح البت الأول والثاني والثالث إلى اليمين

يجري تخزين البتات في السجل التفرعي في وقت واحد من الخطوط التفرعية، كما هو مبين في الشكل 22.1. يمكن تشبيه التخزين التفرعي بحافلة ركاب لها أربعة أبواب تسمح بتحميل أربعة ركاب في كل دفعة.



الشكل 22.1: مثال لعمل سجل إزاحة تفرعي 4- بت.

- (Parallel bits on input lines): البتات التفرعية على خطوط الدخل
- (the register is empty; containing only nondata zeros،Initially): بدایة، یحتوي السجل علی أصفار
 - (All bits are shifted in and stored simultaneously): كل البتات أُزيحت إلى السجل، وخزنت معاً الذواكر نصف الناقلة (Semiconductor Memories)

الذواكر النصف الناقلة هي وحدات تخزين لعدد كبير من البتات. في حالة ذاواكر القراءة فقط (ROM)، تُخزن المعطيات الإثنانية بشكل دائم أو شبه دائم بحيث لا يمكن تغييرها بسهولة.


وفي حالة ذاكرة القراءة / الكتابة (Ram Access Memory) أو (RAM)، يمكن تخزين المعطيات الإثنانية أي كتابتها في الذاكرة بشكل مؤقت ثم قراءتها في أي وقت نريده، كما يمكن إعادة الكتابة مما يغير محتوى الذاكرة.

الذواكر الممغنطة (Magnetic Memories)

شتعمل ذواكر الأقراص الممغنطة لتخزين كميات كبيرة من المعطيات الإثنانية. ومن الأمثلة على ذلك ما يسمى الأقراص المرنة (Floppy Disks)، والأقراص الصلبة الداخلية (Magneto-optical disks) المستعملة في أجهزة الكمبيوتر. وتستعمل الأقراص الضوئية الممغنطة (Magneto-optical disks) أشعة الليزر لتخزين واسترجاع المعطيات.

وظيفة العد (The Counting Function)

إن وظيفة العد هي وظيفة مهمة في الأنظمة الرقمية. ويوجد عدة أنواع من العدادات الرقمية، والهدف الأساسي منها هو عد الأحداث الممثلة بتغير المستويات المنطقية، أو عد النبضات. حتى يعد العداد عداً صحيحاً، يجب أن يتذكر قيمة العدد الحالي بحيث يمكن أن يذهب إلى العدد التالي في حلقة العد. لذلك، فإن القدرة على التخزين هي السمة الهامة لجميع العدادات، وتستعمل عموما القلابات لتنفيذها. يوضح الشكل 23.1 الفكرة الأساسية لعمل العداد.



الشكل 23.1: توضيح عمل العداد.

- (Input pulses): نبضات الدخل
- (Parallel output lines): خطوط الخرج التفرعية
 - (Binary code for): الترميز الإثناني لـ
- (Sequence of binary codes that represent the number of input pulses counted): تتابع لترميز إثناني يمثل عدد نبضات الدخل التي جرى عدها


5. الدارات المتكاملة الرقمية ذات الوظائف الثابتة Circuits

إن كل العناصر والوظائف المنطقية التي جرى نقاشها متوفرة على شكل دارات متكاملة (Integrated circuit) أو (IC). تتكون الأنظمة المنطقية، ومنذ سنوات عديدة، من مجموعة من الدارات المتكاملة صغيرة الحجم (Small size)، وعالية الوثوقية (High reliability)، ورخيصة الثمن (Low cost)، ومنخفضة الاستهلاك للطاقة (consumption). لذلك من الأهمية بمكان أن نتعرف على تعليب الدارات المتكاملة، وأن نتعرف على كيفية ترقيم أطرافها، وأن نتآلف مع الطريقة التي يجري بها تصنيفها تبعاً لتقانتها وتعقيدها.

(A monolithic integrated circuit (IC)) الدارة المتكاملة

Digital Electronics - CH 1

الدارة المتكاملة (IC) هي دارة إلكترونية مصنعة كلية على رقاقة (Chip) واحدة صغيرة من السيليكون. وإن جميع العناصر التي تشكل الدارة كالترانزستورات، والديودات، والمقاومات، والمكثفات هي جزء لا يتجزأ من الرقاقة. تنقسم الدارات الإلكترونية الرقمية إلى قسمين رئيسيين: دارات إلكترونية رقمية محددة الوظيفة (Programmable logic)، ودارات الإلكترونية الرقمية محددة الوظائف تكون الوظائف المنطقية محددة ومعرفة من قبل الشركة المصنعة ولا يمكن تغييرها. يبين الشكل 24.1 مقطعاً في علبة الوظائف المنطقية، مبين عليها توضع الرقاقة السيليكونية. توصل مداخل/مخارج الرقاقة مع أطراف العلبة لتسمح بتوصيلها إلى العالم الخارجي.




الشكل 24.1: مقطع في دارة متكاملة لدارة رقمية محددة الوظائف، موضح عليها الرقاقة الإلكترونية مع توصيل مداخلها ومخارجها بأطراف العلبة البلاستيكية.


- (Chip): رقاقة إلكترونية
- (Plastic case): علبة بلاستيكية
 - (Pins): أطراف

أغلفة الدارات المتكاملة (IC Packages)

تصنف علب (أغلفة) الدارات المتكاملة (IC)، وفقا للطريقة التي يجري تجميعها فيها على لوحات الدارات المطبوعة (Printed circuit (PC) boards)، أو (Printed circuit (PC) boards)، إلى الدارات المتكاملة المجمعة عبر الثقوب، يكون للعلبة أطراف تدخل عبر الثقوب المجمعة على السطح (Surface mounted). في حالة التجميع عبر الثقوب، يكون للعلبة أطراف تدخل عبر الثقوب الموجودة على الدارة المطبوعة والنافذة إلى السطح الآخر حيث يجري تلحيمها إلى الخطوط الناقلة الموجودة عليه. النوع الاكثر شيوعا للتعليب عبر الثقوب هو العلب مزدوجة الأطراف (Dual In-line Package (DIP)) والمبينة في الشكل 25.1 (a).

Digital Electronics - CH 1





(a) Dual in-line package (DIP)

(b) Small-outline IC (SOIC)

الشكل 25.1: أمثلة لدارات متكاملة ذات التجميع عبر الثقوب والتجميع السطحي. الدارة المتكاملة ذات التعليب (DIP) أكبر من الدارة المتكاملة ذات التعليب (SOIC) مع نفس العدد من الأطراف. طول الدارة المتكاملة ذات التعليب (DIP) (0.785 in)، وطول الدارة المتكاملة ذات التعليب (SOIC)، وطول الدارة المتكاملة

- (Dual In-line Package (DIP)): تعليب مزدوج الصفوف
 - (Small-outline IC (SOIC)): تعلیب صغري

يستعمل النوع الآخر من تعليب الدارات المتكاملة (IC) تقانة التجميع السطحي (Surface-Mount Technology (SMT)). فتقانة التجميع السطحي هي التقانة البديلة لتقانة التجميع عبر الثقوب والتي تختزل مساحة الدارات المطبوعة. في حالة تقانة التجميع السطحي لا توجد حاجة إلى الثقوب العابرة للوحة الدارة المطبوعة. إذ تلحم أطراف دارات التجميع السطحي إلى الموصلات النحاسية الموجودة على نفس السطح أو الموجودة في طبقة داخلية، ويبقى السطح الآخر حراً لتجميع دارات أخرى عليه. لنفترض دارة لها عدد معين من الأطراف، ستكون المساحة التي تشغلها في حالة تعليب التجميع السطحي أصغر بكثير من تعليب التجميع عبر الثقوب (تعليب الدارات ذات الأطراف بصفين)، لأن حجمها أصغر والبعد بين طرفين فيها أصغر أيضاً. يعطى الشكل 25.1 (b) مثالاً عن تعليب التجميع السطحى للدارات المتكاملة الصغرية (Small-Outline Integrated Circuit (SOIC)).

يوجد ثلاثة أنواع شائعة لتعليب التجميع السطحي (SMT): التعليب الصغري ((Small-Outline IC (SOIC))، والتعليب البلاستيكي مظهر الأطراف (Plastic Leaded Chip Carrier (PLCC))، والتعليب السيراميكي مخفي الأطراف (Leadless Ceramic Chip Carrier (LCCC)). تتوفر دارات تعليب التجميع السطحي (SMT) في أحجام مختلفة تبعاً لعدد أطراف الدارة (يزداد عدد الأطراف كلما ازداد تعقيد الدارة). يعطى الشكل 26.1 مثالاً لعدة أنواع من تعليب التجميع السطحي.



الشكل 26.1: أمثلة على تعليب التجميع السطحي.


- (Shrink Small-Outline Package (SSOP)): تعلیب مصغر جداً
- (Plastic Leaded Chip Carrier (PLCC)): تعليب بلاستيكي مظهر الأطراف
 - (Leadless Chip Carrier (LCC)): تعليب مخفى الأطراف
- (Low-Profile Quad Flat Package (LQFP)): تعليب مسطح رباعي الأطراف ورقيق
- (Laminate Chip Scale Package (Laminate CSP)): تعليب بحجم رقاقة السيليكون
 - (Fine pitch Ball Grid Array (FBGA)): تعليب مصفوفة أطراف كروية متقاربة

روقيم الأطراف (Pins Numbering)

لدى جميع الدارات المتكاملة IC معيار رسمي لترقيم أطرافها. يعطي الشكل 27.1 (a) مثالاً لترقيم كل من التعليب عبر الثقوب مزدوجة الأطراف (DIP)، والتعليب الصغري (SOICs)، التي لها (16) طرفاً. بالنظر إلى المسقط العلوي للدارة المتكاملة، يُشار إلى الرقم (1) بمحدد يمكن أن يكون نقطة صغيرة، أو حفرة جانبية أو حافة مشطوفة.

تجاور النقطة دائما الطرف رقم (1). وفي حالة التعليم بالحفرة الجانبية، نوجه طرف الجهة التي تحوي على الحفرة إلى الأعلى فيقع الطرف رقم (1) في الأعلى وعلى أقصى اليسار. ويبدأ العد بدءاً منه وباتجاه الأسفل، وعند آخر طرف في هذه الجهة ننظر إلى الطرف المقابل له ونستأنف العد صعوداً إلى الأعلى حتى نصل إلى الطرف الأخير الذي يحمل الرقم الأعلى.

وفي حالة التعليب السيراميكي مخفي الأطراف (LCCC) أو البلاستيكي مظهر الأطراف (PLCC) تتوزع الأطراف على الجهات الأربع للعلبة. يُشار إلى الطرف رقم (1) بنقطة أو بأية علامة أخرى وتقع عادة في منتصف صف الأطراف. وبالنظر إلى المسقط العلوي للعلبة يبدأ العد من الطرف (1) وباتجاه عكس عقارب الساعة. يقع آخر طرف، والذي يحمل الرقم الأعلى، على يمين الرقم (1). يوضح الشكل 27.1 (b) مثالاً لترقيم التعليب السيراميكي (LCCC)، لدارة لها (20) طرفاً.



الشكل 27.1: ترقيم الأطراف لنوعى تعليب الدارات المتكاملة، المسقط العلوى هو المسقط المبين.

- (Pin 1 Identifier): علام الطرف رقم (1)
 - (Notch): حفرة

تصنيف الدارات المتكاملة محددة الوظائف المنطقية وفقاً لكثافة التكامل (Fixed-Function ICs)

تصنف الدارات المتكاملة الرقمية وفقاً لتعقيدها (كثافة تكاملها). نسردها هنا وفق تسلسل تعقيدها أي من الأقل تعقيداً إلى الأكثر تعقيداً وهي: الدارات المتكاملة منخفضة التكامل (SSI)، والدارات المتكاملة متوسطة التكامل (MSI)، والدارات المتكاملة عالية التكامل (VLSI). تتفق المصادر على هذا التصنيف ولكنها تختلف على تعريف كل منها.

الدارات المتكاملة منخفضة التكامل (SSI)

نقول عن دارة متكاملة أنها من الصنف (SSI)، عندما تحتوي شريحتها على أقل من (10) بوابات مكافئة. وتشمل عادة البوابات المنطقية الأساسية (Basic gates) أو القلابات (Flip-flops).

الدارات المتكاملة متوسطة التكامل (MSI)

نقول عن دارة متكاملة أنها من الصنف (MSI)، عندما تحتوي شريحتها على عدد من البوابات المكافئة يتراوح بين (10) و (Decoders)، وتشمل عادة وظائف منطقية مثل المرمزات (Encoders)، ومفككات الترميز (Decoders)، والعدادات (Arithmetic circuits)، والسجلات (Registers)، والنواخب (Multiplexers)، والدارات الحسابية (Small memories)، والذواكر الصغيرة (Small memories)، وغيرها.

الدارات المتكاملة عالية التكامل (LSI)

نقول عن دارة متكاملة أنها من الصنف (LSI)، عندما تحتوي شريحتها على عدد من البوابات المكافئة يتراوح بين (100) و (1000). وتشمل عادة الذواكر (Memories).

الدارات المتكاملة عالية التكامل جداً (VLSI)

نقول عن دارة متكاملة أنها من الصنف (VLSI)، عندما تحتوي شريحتها على عدد من البوابات المكافئة يتراوح بين (Microprocessors) و (100000). وتشمل عادة المعالجات الصغرية (Microprocessors) والذواكر (Memories).

الدارات المتكاملة فائقة التكامل (ULSI)

نقول عن دارة متكاملة أنها من الصنف (ULSI)، عندما تحتوي شريحتها على أكثر من (100000) بوابة. وتشمل عادة المعالجات الصغرية (Microprocessors) الأكثر تعقيداً، وللك الذواكر (Memories) الأكثر تعقيداً أيضاً، والحاسب على شريحة واحدة (Single-chip computers).

تقانات الدارات المتكاملة (Integrated Circuit Technologies)

تعتمد صناعة الدارات المتكاملة على أحد نوعي الترانزستورات المعروفين وهما: الترانزستورات المعروفة بإسم (معدن - أوكسيد - نصف ناقل) (Metal-oxide semiconductor field effect transistors) أو الترانزستورات ذات الوصلتين (Bipolar junction transistors). تقانة الدارات التي تستعمل النوع الأول من الترانزستورات هي تقانة (complementary MOS (CMOS)) والتقانة التي تستعمل النوع الثاني من الترانزستورات هي تقانة (BiCMOS) كلا النوعين من الترانزستورات.

تصنع كل البوابات والوظائف المنطقية الأخرى باستعمال إحدى التقانتين المذكورتين. وتتوفر الدارات المتكاملة نوع (SSI)، و (VLSI)، و (VLSI)، و (CMOS)، و (ULSI)، و (CMOS) بتقانة (CMOS) أو تقانة (NMOS) لأنها تحتاج إلى مساحة أقل على الرقاقة، وتستهلك طاقة أقل أيضاً.

Back to slides

6. خلاصة Summary


- 1. يأخذ المقدار الرقمي مجموعة من القيم المنفصلة.
 - 2. تُسمى الخانة الإثنانية بت.
- 3. تتميز النبضة بزمن صعودها (Rise time)، وزمن هبوطها (Fall time)، وبعرضها (Pulse width)، وبمطالها (Amplitude).
 - 4. يتناسب تردد إشارة دورية عكساً مع دورها، وتعطى علاقتا التردد والدور بما يلى:

$$T = \frac{1}{f}, \qquad f = \frac{1}{T}$$

5. النسبة المئوية للمستوى المنطقي العالي بالنسبة للدور (Duly cycle) لإشارة دورية هو النسبة المئوية لعرض النبضة (T).

$$Duty\ cycle = \left(\frac{t_w}{T}\right) 100\%$$

- 6. لمخطط الزمني هو رسم بياني للإشارات الرقمية التي تبين العلاقة الزمنية الفعلية بين إشارتين أو أكثر وكيفية تغير
 كل إشارة رقمية بالنسبة لبقية الإشارات.
- 7. البوابات المنطقية الأساسية هي العاكس المنطقي، والجداء المنطقي، والجمع المنطقي (and OR، AND،NOT)، ويعطى رموزها في الشكل 28.1.



الشكل 28.1: رموز البوابات المنطقية الرئيسية.

- 8. الوظائف المنطقية الأساسية هي: المقارنة (Comparison)، والحساب (Arithmetic)، وتحويل الرموز (Data selection)، وانتخاب المعطيات (Decoding)، وفك الترميز (Decoding)، وانتخاب المعطيات (Storage)، وتخزينها (Storage)، والعد (Counting).
- 9. تصنف علب الدارات المتكاملة (IC)، وفقا للطريقة التي يجري تجميعها فيها على لوحات الدارات المطبوعة (Through-hole mounted)، أو المجمعة عبر الثقوب (Surface mounted)، أو المجمعة على السطح (Surface mounted)
- 10. تصنف الدارات المتكاملة الرقمية وفقاً لتعقيدها (كثافة تكاملها). نسردها هنا وفق تسلسل تعقيدها أي من الأقل تعقيداً إلى الأكثر تعقيداً وهي: الدارات المتكاملة منخفضة التكامل ((Small-Scale Integration (SSI))، والدارات المتكاملة متوسطة التكامل ((Medium-Scale Integration (MSI))، والدارات المتكاملة عالية التكامل ((Large-Scale Integration (LSI))، والدارات المتكاملة فائقة التكامل ((Ultra-Scale Integration (ULSI))، والدارات المتكاملة فائقة التكامل ((Ultra-Scale Integration (ULSI)).

أسئلة ومسائل الفصل الأول Questions and Problems

أسئلة الفصل الأول

اختر الإجابة الصحيحة

- 1. عدد القيم التي يمكن أن يحتويها البت هي.
 - a) قيمة وحيدة
 - b) قیمتان
 - c) ثلاث قیم
 - d) عشرة قيم
- 2. تسمى القيمة المقاسة بين (%50) من جبهة الصعود و (%50) من جبهة الهبوط لنبضة.
 - (rise time) زمن الصعود (a
 - (fall time) زمن الهبوط (b
 - c (period) الدور
 - d) عرض النبضة (pulse width).
 - 3. تسمى القيمة المقاسة بين (90%) من جبهة الهبوط و (10%) منها لنبضة.
 - (rise time) زمن الصعود (a
 - (fall time) زمن الهبوط (b
 - c (period) الدور
 - d) عرض النبضة (pulse width).
 - 4. يسمى مقلوب التردد لإشارة ساعة دورية.
 - (rise time) زمن الصعود (a
 - (fall time) زمن الهبوط (b
 - c) الدور (period)،
 - d) عرض النبضة (pulse width).

- 5. إذا كان دور إشارة ساعة (500 ps)، يكون ترددها
 - (20 MHz) (a
 - (200 MHz) (b
 - (2 GHz) (c
 - .(20 GHz) (d)
 - 6. تُستعمل البوابات (Not) و (AND) و (OR) لبناء
 - (storage devices) عناصر التخزين
 - (comparators) المقارنات (b
 - (data selectors) النواخب (c
 - d) کل ما ذکر (all of the above).
 - 7. سجل الإزاحة هو مثال لـ
 - (storage device) عنصر تخزين (a
 - (comparator) مقارن (b
 - (data selector) ناخب (c
 - (counter) عداد (d
- 8. يُسمى العنصر الذي يُستعمل لوصل مدخل ما من عدة مداخل إلى خرج وحيد
 - (comparator) مقارن (a
 - (decoder) مفكك ترميز (b
 - counter) عداد (c
 - d) ناخب (multiplexer).
- 9. عند نقل معطيات (8 bit) تفرعياً، وبفرض أن زمن نقل البت الواحد هو (1 µs) نحتاج إلى زمن مقداره
 - $(1 \mu s)$ (a
 - $(8 \mu s)$ (b
 - $(1/8 \mu s)$ (c
 - $.(64 \mu s)$ (d

10. تسمى الدارة المتكاملة التي تحتوي عل أقل من (10) بوابات منطقية مكافئة

(LSI) (a

MSI) (b

(SSI) (c

.(VLSI) (d

Ans .1 (b) .2 (d) .3 (b) .4 (c) .5 (c) .6 (d) .7 (a) .8 (d) .9 (a) .10 (c)


الإجابة الصحيحة	أسئلة الفصل الأول
b	1
d	2
b	3
С	4
С	5
d	6
a	7
d	8
a	9
С	10

مسائل الفصل الأول

- مقدمة Introduction
- الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية Binary Digits ، والإشارات المنطقية، والإشارات الرقمية Waveforms

1. في حالة النبضة المبينة في الشكل 29.1 ، حدد بيانياً ما يلى:


- (rise time) زمن الصعود (a
 - (fall time) زمن الهبوط (b
- (pulse width) عرض النبضة (c
 - d) مطال النبضة (amplitude).



الشكل 29.1: نبضة رقمية.

Ans.
$$\left(a\right)t_{r}=550\;ns$$
 $\left(b\right)t_{f}=600\;ns$ $\left(c\right)t_{w}=2.7\;\mu s$ $\left(d\right)Amplitude=10\;V$

2. حدد دور الإشارة الرقمية المبينة في الشكل 30.1.



الشكل 30.1: إشارة رقمية.

Ans. T = 4 ms

3. ما هو تردد الإشارة الرقمية المبينة في الشكل 30.1؟

Ans. $f = 250 \; Hz$


4. هل الإشارة الرقمية المبينة في الشكل 30.1 دورية أم غير دورية؟

Ans. The signal is periodic.

5. ما هي النسبة المئوية للمستوى المنطقي العالي بالنسبة للدور (Duly cycle) للإشارة الرقمية المبينة في الشكل 30.1

Ans. % duty cycle = 50%

 $(1 \ \mu s)$ علماً أن زمن البت (1.18، عدد تتابع البتات للإشارة الرقمية المبينة في الشكل (31.1)



الشكل 31.1: إشارة رقمية.

Ans. (10101110)

- 7. ما هو زمن الإرسال الكلي التسلسلي للثمانية بتات المبينة في الشكل 30.1؟ وما هو زمن الإرسال الكلي التفرعي لها؟
- Ans. Serial transfer time = $(8 \text{ bits})(1 \mu\text{s/bit}) = 8 \mu\text{s}$ Parallel transfer time = 1 bit time = $1\mu\text{s}$
 - العمليات المنطقية الرئيسة Basic Logic Operations
- 8. تتطلب بوابة منطقية مستوى منطقياً عالياً (HIGH) على كل مداخلها لتعطي مستوى منطقياً عالياً (HIGH) على مخرجها. ما هي هذه البوابة المنطقية؟

Ans. AND gate

9. لدينا بوابة منطقية بمدخلين، طبقنا على أحد مدخليها مستوى منطقياً عالياً (HIGH)، وطبقنا على المدخل الآخر مستوى منطقياً منخفضاً (LOW). ما هي هذه البوابة المنطقية؟


Digital Electronics - CH 1

Ans. AND gate

10. لدينا بوابة منطقية بمدخلين، طبقنا على أحد مدخليها مستوى منطقياً عالياً (HIGH)، وطبقنا على المدخل الآخر مستوى منطقياً منخفضاً (LOW)، فكان على مخرجها مستوى منطقياً عالياً (HIGH). ما هي هذه البوابة المنطقية؟ Ans. OR gate

• مدخل إلى الوظائف المنطقية الرئيسة Introduction to the System Concepts

11. سمي الوظائف المنطقية للوحدات المنطقية المبينة في الشكل 32.1 بناء على مراقبتك لمداخل ومخارج الوحدات المنطقية.



الشكل 32.1: وحدات منطقية.

Ans. (a) Adder (b) Multiplier (c) Multiplexer (d) Comparator (100 ms) على مدخل عداد، كم نبضة يعد العداد خلال (10 kHz) على مدخل عداد، كم نبضة يعد العداد خلال (100 kHz) Ans. $Pulses\ counted=1000$

13. نفترض وجود سجل إزاحة (4-bit). ولنفترض أنه يحتوي في البداية على أصفار. إذا أدخلنا إليه تسلسلياً أربع بتات $(0 \ 1 \ 0 \ 1)$ ، مبتدئين بـ (1) وكانت الإزاحة إلى اليمين. بين محتوى السجل بعد أربعة أدوار.

Ans. After shifting in four bits = 0.1010000

• الدارات المتكاملة الرقمية الثابتة Fixed Function Integrated Circuits

14. يبلغ تعقيد دارة منطقية متكاملة للوظائف الثابتة (200) بوابة مكافئة. ما هو تصنيف هذه الدارة؟


Ans. LSI

Digital Electronics – CH 1

15. اشرح الفرق الرئيسي بين الدارات المتكاملة ذات التجميع باستعمال الثقوب الخارقة للوحات الدارات المطبوعة (DIP)، وتلك ذات التجميع السطحي (SMT).

Ans

16. رقم أطراف الدارتين المتكاملتين المبينتين على شكل مسقط أفقي في الشكل 33.1.



الشكل 33.1: دارات متكاملة.

Ans.

نموذج مذاكرة للفصل الأول

الجامعة كلية

المادة: الإلكترونيات الرقمية Digital Electronics نموذج امتحان للفصل الأول: مفاهيم رئيسة في

الإلكترونيات الرقمية

أستاذ المادة:

المدة: ساعة واحدة العلامة: 10

ملاحظات هامة:

- المادة مغلقة
- يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)

- 1. يعني التعبير بت (bit).
- a) مقدار صغير من المعلومات
- (a) القيمتان المنطقيتان (b) و (1)
- (binary digit) خانة إثنانية (c
 - (c) و (b) و (d
- 2. تسمى الفترة الزمنية المقاسة بين (%10) و (%90) من مطال نبضة عند جبهتها الأمامية.
 - (rise time) زمن الصعود (a
 - (fall time) زمن الهبوط (b
 - c (period) الدور
 - d) عرض النبضة (pulse width).
 - 3. عندما تتكرر نبضة في إشارة رقمية كل (10 ms)، يكون ترددها.
 - (1 kHz) (a
 - (1 Hz) (b
 - (100 Hz) (c
 - .(10 Hz) (d

- 4. في إشارة دورية رقمية الدور هو ضعف عرض النبضة، تكون النسبة المئوية للمستوى المنطقي العالي بالنسبة للدور (Duly cycle).
 - (100 %) (a
 - (200 %) (**b**
 - (50 %) (**c**
 - .(25 %) (d

5. العاكس المنطقى

- (Not) ينفذ عملية العكس المنطقى (a
- b) يغير المستوى العالى على دخله إلى المستوى المنخفض على خرجه
- c) يغير المستوى المنخفض على دخله إلى المستوى العالى على خرجه
 - d) يقوم بكل ما ذكر.
- 6. يأخذ خرج بوابة الجداء المنطقى (AND) القيمة المنطقية العالية عندما يكون
 - a) أي من مداخلها على المستوى المنطقي العالي
 - b) كل مداخلها على المستوى المنطقي العالي
 - c كل مداخلها على المستوى المنطقى المنخفض
 - d) كلا الجوابين (a) و (d).
 - 7. يأخذ خرج بوابة الجمع المنطقي (OR) القيمة المنطقية العالية عندما يكون
 - a) أي من مداخلها على المستوى المنطقي العالي
 - b) كل مداخلها على المستوى المنطقى العالى
 - c كل مداخلها على المستوى المنطقي المنخفض
 - d) كلا الجوابين (a) و (d).
- 8. تُسمى الدارة المنطقية التي تُستعمل لتحويل عدد إثناني إلى الشكل الموافق لوحدة إظهار سباعية المقاطع
 - (multiplexer) ناخب (a
 - (encoder) مرمز (b
 - (decoder) مفكك ترميز (c
 - d) سجل (register).

- 9. المثال على العنصر الذي يخزن المعطيات هو
 - a) البوابة المنطقية (gate)
 - (flip-flop) القلاب (b
 - (comparator) المقارن (c
 - (register) السجل (d
 - e) الجوابان (b) و (d).
- 10. الدارة المتكاملة التي تصنف عل أنها دارة متكاملة عالية التكامل (LSI) هي الدارة التي تحتوي على
 - a) (10) إلى (100) بوابة منطقية مكافئة
 - (100) إلى (10,000) بوابة منطقية مكافئة
 - (2000) إلى (5000) بوابة منطقية مكافئة
 - d (10,000) إلى (100,000) بوابة منطقية مكافئة.

الإجابة الصحيحة لنموذج مذاكرة الفصل الأول (10 علامات)

Ans. 1 (d) .2 (a) . 3 (c) .4 (c) .5 (d) .6 (d) .7 (d) .8 (c) .9 (e) .10 (b).

التغذية الراجعة للسؤال الأول

and Digital ، Logic Levels، Binary Digits مراجعة الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية Waveforms

and Digital ، Logic Levels، Binary Digits مراجعة الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية Waveforms

and Digital ، Logic Levels، Binary Digits مراجعة الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية Waveforms

and Digital ، Logic Levels، Binary Digits مراجعة الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية Waveforms

5 مراجعة العمليات المنطقية الرئيسة Basic Logic Operations

6 مراجعة العمليات المنطقية الرئيسة Basic Logic Operations

7 مراجعة العمليات المنطقية الرئيسة Basic Logic Operations

8 مراجعة مدخل إلى الوظائف المنطقية الرئيسة Introduction to the System Concepts

9 مراجعة مدخل إلى الوظائف المنطقية الرئيسة Introduction to the System Concepts

10 مراجعة الدارات المتكاملة الرقمية ذات الوظائف الثابتة Fixed Function Integrated Circuits

علامة النجاح بالمذاكرة هي: 6/10 نهاية الفصل الأول

الإجابة الصحيحة	نموذج مذاكرة الفصل الأول
d	1
а	2
С	3
С	4
d	5
d	6
d	7
С	8
е	9
b	10