# 实验 4 数字系统的设计

38

## 一、实验目的

1．掌握 Verilog HDL 语言的设计流程。
2．综合应用学过的组合和时序逻辑电路知识，设计一个简易秒表数字系统。

## 二、实验用的仪器、仪表

EDA 实验板（台）　　万用表　PC 机

## 三、实验原理

本实验为综合设计性实验，设计实现秒表。要用到本门课的众多知识点，如多路选择器、译码器、分频器、计数器等。

### 基本设计要求

1．能实现 0 到 59 秒的自动周而复始计时
2．通过键盘能暂停计时
3．通过键盘能倒计时 59 到 0，倒计时结束，蜂鸣器报警
4．通过键盘能复位计时从 0 开始
5．计时结果通过两位七段码显示

### 可选拓展设计

1．实现小时、分钟、秒的全部显示
2．能设置初始时间
3．整点报时
4．自行设计其他功能，如闪烁显示等

### 实验报告内容要求

1．将系统用框图的方式描述




2．给出 Verilog HDL 代码以及（或者）所设计的电路图(或引脚锁定表)。

```
module exp4(rst_n, clkin, dig_sel_n, seg_out,buzzer,pause,reverse);
input clkin, rst_n,pause,reverse;
output [7:0] dig_sel_n, seg_out;
output buzzer;

reg    [7:0] dig_sel_n, seg_out;
reg buzzer;

parameter N=20_000,M=200;
reg clk1S, clk10ms;
reg cnt2;
reg [5:0] cnt60;
reg [24:0] cnt20m, cnt200k;

//10ms：20MHz/100Hz
always @(posedge clkin or negedge rst_n)
begin
```

```
        if(!rst_n)
      cnt200k <=0;
        else
    begin
          if (cnt200k    >= 19)
                cnt200k <=0;
          else
                cnt200k <= cnt200k + 1;
          if (cnt200k <10)
                clk10ms <= 1'b1;
          else
                clk10ms <= 1'b0;
    end
end

//1S：20MHz/1Hz
always @(posedge clkin or negedge rst_n)
begin
        if(!rst_n)
            cnt20m <= 0;
        else
            begin
                if (cnt20m >= 19_99)
                      cnt20m <=0;
                else
                      cnt20m <= cnt20m + 1;
                if (cnt20m <10_00)
                      clk1S <= 1'b1;
                else
                      clk1S <= 1'b0;
    end
end

always @(posedge clk10ms)
begin
        if(!rst_n)
              cnt2 <= 0;
        else
              begin
          if(cnt2 >= 1)
          cnt2 <=0;
          else
          cnt2 <= cnt2 + 1;
    end
```

```
end

reg [5:0] counter = 59;

always@(posedge clk1S or negedge rst_n)
begin
   if(!rst_n)
   begin
      cnt60 <= 0;
      counter <= 59;
      buzzer <= 0;
   end
   else
   begin
      if(!pause && !reverse)
      begin
      buzzer <=0;
         cnt60 <= cnt60 + 1;
         if(cnt60 == 60)
         begin
            cnt60 <= 0;
         end
      end
      else if(!pause && reverse)
     begin
           cnt60 <= counter;
           counter <= counter - 1;
           if(cnt60 == 0)
           begin
                 cnt60 <= 0;
                 buzzer <= 1;
           end
     end
   end
end

function [7:0] seg7;
input [3:0] data;
begin
        case(data)
                 0:    seg7= 8'b11000000;
                  1:    seg7= 8'b11111001;
                  2:    seg7= 8'b10100100;
                  3:    seg7= 8'b10110000;
```

```
                4:   seg7= 8'b10011001;
                5:   seg7= 8'b10010010;
                6:   seg7= 8'b10000010;
                7:   seg7= 8'b11111000;
                8:   seg7= 8'b10000000;
                9:   seg7= 8'b10010000;
                default: seg7= 8'b11111111;
        endcase
end
endfunction

always @(cnt2, cnt60, rst_n)
begin
    if(!rst_n)
        begin   dig_sel_n <= 8'b11111111; seg_out <=8'b11111111; end
    else
        case(cnt2)
          0:   begin dig_sel_n <= 8'b11111110; seg_out <= seg7(cnt60%10); end
          1:   begin dig_sel_n <= 8'b11111101; seg_out <= seg7(cnt60/10); end
            default:
                begin dig_sel_n <= 8'b11111111; seg_out <= 8'b11111111;end
        endcase
end

endmodule
```

3．给出所设计的秒表的仿真波形图。








4．对实验结果进行分析讨论总结，写出实验结论。

通过本次实验基本掌握 Verilog HDL 语言的设计流程更深层的了解数字电路