#### ERA-Tutorium 11

Thomas Kilian

## Frage zur Vorlesung

## Frage zur Vorlesung

 Was ist der Unterschied zwischen Schaltnetzen und -werken?

### Frage zur Vorlesung

- Was ist der Unterschied zwischen Schaltnetzen und -werken?
  - Schaltnetze speichern keine Informationen

Very High Speed Integrated Circuit Hardware
 Description Language

- Very High Speed Integrated Circuit Hardware
   Description Language
- beschreibt Struktur und Verhalten von Schaltungen

- Very High Speed Integrated Circuit Hardware
   Description Language
- beschreibt Struktur und Verhalten von Schaltungen
- Beschreibungssprache

Signale: signal <name> : <type> [:=default];

- Signale: signal <name> : <type> [:=default];
  - In etwa ein Kabel (bzw. Ausgang/Eingang)

- Signale: signal <name> : <type> [:=default];
  - In etwa ein Kabel (bzw. Ausgang/Eingang)
- Types:

- Signale: signal <name> : <type> [:=default];
  - In etwa ein Kabel (bzw. Ausgang/Eingang)
- Types:
  - std\_logic: U, X, 0, 1, Z, W, L, H

- Signale: signal <name> : <type> [:=default];
  - In etwa ein Kabel (bzw. Ausgang/Eingang)
- Types:
  - std\_logic: U, X, 0, 1, Z, W, L, H
  - std\_logic\_vector: mehrere einzelne Signale

- Signale: signal <name> : <type> [:=default];
  - In etwa ein Kabel (bzw. Ausgang/Eingang)
- Types:
  - std\_logic: U, X, 0, 1, Z, W, L, H
  - std\_logic\_vector: mehrere einzelne Signale
  - std\_logic\_[un]signed: auch Vektoren

Deklarationen

- Deklarationen
  - signal sig: std\_logic := '1';

- Deklarationen
  - signal sig: std\_logic := '1';
  - signal vec: std\_logic\_vector (5 downto 0);

- Deklarationen
  - signal sig: std\_logic := '1';
  - signal vec: std\_logic\_vector (5 downto 0);
  - signal vec: std\_logic\_vector (0 to 5);

- Deklarationen
  - signal sig: std\_logic := '1';
  - signal vec: std\_logic\_vector (5 downto 0);
  - signal vec: std\_logic\_vector (0 to 5);
- Zugriff

- Deklarationen
  - signal sig: std\_logic := '1';
  - signal vec: std\_logic\_vector (5 downto 0);
  - signal vec: std\_logic\_vector (0 to 5);
- Zugriff
  - vec(3) := 4. Signal von rechts

- Deklarationen
  - signal sig: std\_logic := '1';
  - signal vec: std\_logic\_vector (5 downto 0);
  - signal vec: std\_logic\_vector (0 to 5);
- Zugriff
  - vec(3) := 4. Signal von rechts
  - ver(2 downto 1) := 2 Signale

Zuweisungen

- Zuweisungen
  - a <= e;

- Zuweisungen
  - a <= e;
  - a <= e when <bedingung1> '1' when <bedingung2> else '0';

- Zuweisungen
  - a <= e;
  - a <= e when <bedingung1> '1' when <bedingung2> else '0';
  - Mögliche Bedingungen: siehe Merkblatt

- Zuweisungen
  - a <= e;
  - a <= e when <bedingung1> '1' when <bedingung2> else '0';
  - Mögliche Bedingungen: siehe Merkblatt
- Beispiele:

- Zuweisungen
  - a <= e;
  - a <= e when <bedingung1> '1' when <bedingung2> else '0';
  - Mögliche Bedingungen: siehe Merkblatt
- Beispiele:
  - a <= not e; (btw: a <= nOt E;)</li>

- Zuweisungen
  - a <= e;
  - a <= e when <bedingung1> '1' when <bedingung2> else '0';
  - Mögliche Bedingungen: siehe Merkblatt
- Beispiele:
  - a <= not e; (btw: a <= nOt E;)</li>
  - a <= b when **b xor "101"** else "000";

# concurrent vs. sequential statements

- concurrent: wird gleichzeitig ausgeführt
- **sequential**: execution in order of appearance, z.B. in Prozessen

#### VHDL: entity

#### VHDL: architecture

```
Architecture versionname of entityname is
signal signalname: datatype;
...
begin
{concurrent statements}
{component instantiations}
{processes}
end versionname;
```

#### VHDL: process

```
Process

process(sensitivitylist)

begin

{statements}

end process;
```

#### VHDL: other

```
if-statement
if condition then
...
else
...
end if;

if condition then
...
elsif condition then
...
else
...
else
...
end if;
```

```
signal-assignment statement
signalname <= term;
```


```
case-statement
case signalname is
when value => {statements}
...
when others => {statements}
end case;
```

#### VHDL: example

```
-- AND-Gate
library IEEE;
use IEEE.STD_LOGIC_1164.all;
-- define entity (i/o)
entity ANDGATE is
    port (
        E1, E2: in STD_LOGIC;
        A: out STD_LOGIC
    );
end entity;
-- alternativ: "end ANDGATE;"
architecture v1 of ANDGATE is
    begin
        A \leftarrow E1 and E2;
end architecture;
-- alternativ: "end v1;"
```

- signal a: std\_logic\_vector(7 downto 0);
- signal c: std\_logic\_vector(7 downto 0);
- 1. Multipliziere a mit 4, teile c durch 8!
- 2. Schaltplan für 1.

- Was ist m\u00e4chtiger:
  - Wahrheitstabelle mit 4 Eingängen
  - DNF mit 4 or-Termen und beliebig vielen and-Termen



- 1. Ausdruck für Schaltung?
- 2. concurrent statement in VHDL mit signali: std\_logic\_unsigned (3 downto 0);
- 3. Wahrheitstabelle
- 4. Was macht die Schaltung?
- 5. Anderer Ausdruck für die Schaltung in VHDL?

#### Auflösungsfunktion von VHDL

Auszug aus std\_logic\_1164-body.v93 (github.com/tgingold/ghdl)

```
constant resolution : table_2d :=
28
29
     — UX01ZWLH—
       ("UUUUUUUU", -- U
30
        "UXXXXXXX", -- X
31
        "UX0X0000X", -- 0
32
        "UXX11111X", -- 1
33
        "UX01ZWLHX", -- Z
34
        "UX01WWWX", -- W
35
        "UX01LWLWX", -- L
36
        "UX01HWWHX", -- H
37
        "UXXXXXXXXX" -- -
38
        );
39
```