



Bìa - agđág

điện tử số (Học viện Công nghệ Bưu chính Viễn thông)



messages.pdf_cover_qr_code_label

HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG
KHOA CÔNG NGHỆ THÔNG TIN

---□□□---



BÁO CÁO BÀI TẬP LỚN
MÔN ĐIỆN TỬ SỐ

Giảng viên hướng dẫn:	Vũ Anh Đào
Nhóm:	05
Lớp:	D23CQCE05-B
Thành viên:	Mã sinh viên:
Nguyễn Văn Trường	B23DCCE095
Nguyễn Minh Hùng	B23DCCE041
Đoàn Hoàng Nam	B23DCCE068

Hà Nội, 2025

Mục lục

Mục lục.....	2
Lời cảm ơn.....	4
Danh mục hình ảnh.....	5
PHẦN I: GIẢI THÍCH SƠ ĐỒ KHỐI BỘ NHỚ ROM.....	6
1.1. Sơ đồ khối và mô tả chung	6
1.2. Chức năng chi tiết các khối.....	6
1.3. Cách hoạt động.....	10
PHẦN II: THIẾT KẾ MẠCH ĐIỀU KHIỂN MÁY BÁN HÀNG TỰ ĐỘNG	
2.1. Phát biểu bài toán và yêu cầu thiết kế.....	11
2.2. Phân tích và xác định các thành phần của mạch.....	11
2.2.1. Xác định đầu vào và đầu ra của mạch điều khiển.....	11
2.2.2. Xác định các trạng thái và mã hóa trạng thái.....	12
2.3. Xây dựng bảng chuyển đổi trạng thái và bảng đầu ra.....	13
2.4. Lập bảng kích thích cho Flip-Flop JK.....	13
2.5. Rút gọn hàm logic bằng Karnaugh.....	14
2.5.1. Biểu thức cho J2.....	14
2.5.2. Biểu thức cho K2.....	14
2.5.3. Biểu thức cho J1.....	14
2.5.4. Biểu thức cho K1.....	14
2.5.5. Biểu thức cho J0.....	14
2.5.6. Biểu thức cho K0.....	15
2.5.7. Biểu thức cho đầu ra Z1.....	15

2.5.8. Biểu thức cho đầu ra Z_0	15
2.6. Vẽ Sơ đồ mạch logic hoàn chỉnh.....	15
PHẦN III: NHẬN XÉT CỦA GIẢNG VIÊN HƯỚNG DẪN.....	16

LỜI CẢM ƠN

Với lòng kính trọng và biết ơn sâu sắc, nhóm em xin chân thành gửi lời cảm ơn đến Ban Giám hiệu, các phòng ban, khoa, và toàn thể quý thầy cô Học viện Công nghệ Bru chính Viện thông đã tạo điều kiện thuận lợi để chúng em được tiếp cận môn học “Điện tử số”. Nhờ đó, chúng em đã tích lũy được những kiến thức nền tảng về về phần cứng máy tính, cũng như cách máy tính hoạt động, xử lý dữ liệu.

Nhóm đặc biệt tri ân Vũ Anh Đào – người đã tận tâm hướng dẫn, truyền đạt kiến thức chuyên môn sâu sắc, đồng thời luôn sát cánh hỗ trợ chúng em trong suốt quá trình học tập và hoàn thành bài tiểu luận. Những bài giảng chi tiết, sự góp ý tỉ mỉ của cô đã giúp em nâng cao tư duy phản biện và kỹ năng nghiên cứu khoa học.

Dù đã nỗ lực hết sức, song do hạn chế về kinh nghiệm và kiến thức thực tiễn, bài tiểu luận khó tránh khỏi những thiếu sót. Chúng em kính mong nhận được sự chỉ bảo, góp ý từ quý thầy cô để bài nghiên cứu được hoàn thiện hơn, đồng thời giúp nhóm trau dồi thêm năng lực học thuật trong tương lai.

Một lần nữa, nhóm xin chân thành cảm ơn!

Hà Nội, ngày 20 tháng 5 năm 2025

Sinh viên


Danh mục hình ảnh

Hình 1.1: Sơ đồ khối bộ nhớ ROM 128x128 bit truy cập theo byte.....	6
Hình 1.2: Input Buffer.....	7
Hình 1.3: Row Decoder.....	7
Hình 1.4: ROM Array.....	8
Hình 1.5: Column Decoders / Multiplexers.....	8
Hình 1.6: Output Buffer.....	9
Hình 2: Sơ đồ mạch logic hoàn chỉnh của mạch điều khiển máy bán hàng tự động	15

PHẦN I: GIẢI THÍCH SƠ ĐỒ KHỐI BỘ NHỚ ROM

1.1. Sơ đồ khối và mô tả chung

Sơ đồ dưới đây minh họa cấu trúc của một bộ nhớ ROM (Read-Only Memory) có tổ chức 128 hàng x 128 bit, cho phép truy cập dữ liệu theo từng byte (8 bit).




Hình 1.1: Sơ đồ khối bộ nhớ ROM 128x128 bit truy cập theo byte.

1.2. Chức năng chi tiết các khối

Các khối chính trong sơ đồ và chức năng của chúng được mô tả như sau:


- **Đường địa chỉ đầu vào (A0 – A6 và A7 – A10):**
 - Tổng cộng có 11 đường địa chỉ, chia thành hai nhóm.
 - A0 – A6 (7 bit): Được sử dụng để chọn một trong 128 hàng của ma trận ROM ($2^7 = 128$). Các bit này được đưa vào khối "Đệm vào".
 - A7 – A10 (4 bit): Được sử dụng để chọn một byte cụ thể (1 trong 16 byte) từ hàng đã được chọn. Các bit này được đưa vào khối "8 bộ giải mã cột 1 từ 16". (Vì mỗi hàng có 128 bit = 16 byte, $2^4 = 16$).

- Khối “Đệm vào” (Input Buffer):



Hình 1.2: Input Buffer


- Nhận 7 bit địa chỉ hàng (A0 – A6).
 - Có thể thực hiện chức năng đệm tín hiệu để tăng cường dòng hoặc cách ly logic.
 - Đầu ra của khối này được đưa đến khối “Giải mã hàng 1 từ 128”.
- Khối “Giải mã hàng 1 từ 128” (Row Decoder):



Hình 1.3: Row Decoder


- Nhận 7 bit địa chỉ hàng từ "Đệm vào".
 - Giải mã 7 bit này để kích hoạt (chọn) một trong số 128 đường hàng của ma trận ROM. Chỉ một đường hàng được chọn tại một thời điểm.

- Khối “Ma trận ROM 128x128 bit” (ROM Array):




Hình 1.4: ROM Array

- Là nơi lưu trữ dữ liệu thực tế của bộ nhớ.
 - Bao gồm 128 hàng, mỗi hàng chứa 128 bit dữ liệu. Tổng dung lượng là $128 \times 128 = 16384$ bit (tương đương 2048 byte hoặc 2KB).
 - Khi một hàng được chọn bởi "Giải mã hàng", toàn bộ 128 bit của hàng đó sẽ được đưa ra.
- Khối “8 bộ giải mã cột 1 từ 16” (Column Decoders / Multiplexers):



Hình 1.5: Column Decoders / Multiplexers

- Nhận 4 bit địa chỉ cột (A7 – A10).
 - Thực chất, khối này hoạt động như một bộ ghép kênh (multiplexer) lớn, chọn ra 8 bit (1 byte) từ 128 bit của hàng đã được kích hoạt.
 - Vì có 128 bit trong một hàng và chúng ta muốn xuất ra 8 bit một lúc (1 byte), hàng đó được chia thành $128/8 = 16$ byte.
 - 4 bit địa chỉ A7-A10 ($2^4 = 16$) sẽ chọn 1 trong 16 byte này.
 - "8 bộ" ngụ ý rằng việc lựa chọn byte được thực hiện đồng thời cho cả 8 bit của byte đó. Mỗi "bộ giải mã cột" có thể được coi là một multiplexer 16-to-1, và có 8 multiplexer như vậy hoạt động song song, mỗi cái chọn 1 bit cho byte đầu ra.
- **Khối “Đệm ra” (Output Buffer):**



Hình 1.6: Output Buffer

- Nhận 8 bit dữ liệu (1 byte) đã được chọn từ ma trận ROM thông qua các bộ giải mã cột.
 - Đệm tín hiệu đầu ra, cho phép điều khiển việc xuất dữ liệu ra bus dữ liệu.
 - Thường được điều khiển bởi tín hiệu CS (Chip Select). Khi CS tích cực, dữ liệu được xuất ra; ngược lại, đầu ra ở trạng thái trở kháng cao (high-impedance).
- **Tín hiệu CS (Chip Select):**
 - Là tín hiệu điều khiển cho phép hoạt động của chip nhớ.

- Khi CS được kích hoạt (thường là mức thấp), bộ nhớ được chọn và cho phép đọc dữ liệu. Dữ liệu từ "Đệm ra" sẽ được đưa ra ngoài.
- Khi CS không được kích hoạt, bộ nhớ không được chọn, và "Đệm ra" thường ở trạng thái trở kháng cao để không ảnh hưởng đến bus dữ liệu nếu có nhiều thiết bị khác cùng kết nối.

1.3. Cách hoạt động

Quá trình đọc dữ liệu từ bộ nhớ ROM này diễn ra theo các bước sau:

Bước 1: Chọn hàng:

- Bộ vi xử lý (hoặc thiết bị điều khiển) đặt 7 bit địa chỉ hàng (A0 - A6) lên các đường địa chỉ tương ứng.
- Các bit địa chỉ này qua "Đệm vào" và được "Giải mã hàng 1 từ 128" giải mã.
- Kết quả là một trong 128 hàng của "Ma trận ROM 128x128 bit" được kích hoạt, làm cho toàn bộ 128 bit của hàng đó sẵn sàng để được truy cập.

Bước 2: Chọn byte trong hàng:

- Đồng thời, bộ vi xử lý đặt 4 bit địa chỉ cột (A7 - A10) lên các đường địa chỉ tương ứng.
- "8 bộ giải mã cột 1 từ 16" sử dụng 4 bit này để chọn ra 1 byte (8 bit) cụ thể từ 16 byte có trong hàng đã được kích hoạt.

Bước 3: Đọc dữ liệu:

- Nếu tín hiệu CS (Chip Select) được kích hoạt (ví dụ, ở mức thấp), "Đệm ra" sẽ cho phép 8 bit dữ liệu đã được chọn ở Bước 2 xuất ra ngoài các chân dữ liệu của chip nhớ.
- Nếu CS không được kích hoạt, đầu ra của chip nhớ sẽ ở trạng thái trở kháng cao, không đưa dữ liệu ra bus.

PHẦN II: THIẾT KẾ MẠCH ĐIỀU KHIỂN MÁY BÁN HÀNG TỰ ĐỘNG

2.1. Phát biểu bài toán và yêu cầu thiết kế

Một máy bán hàng tự động sẽ thả kẹo sau khi nhận được 30 xu. Máy có một khe nhận tiền xu gồm đồng 10 xu và 15 xu, mỗi lần chỉ nhận một xu. Nếu đưa vào nhiều hơn 30 xu, máy sẽ trả lại tiền thừa và cho ra sản phẩm.

Yêu cầu: Thiết kế mạch tuần tự đồng bộ sử dụng flip-flop JK để mô phỏng mạch điều khiển của máy bán hàng tự động này.

2.2. Phân tích và xác định các thành phần của mạch

2.2.1. Xác định đầu vào và đầu ra của mạch điều khiển

- **Đầu vào (Inputs):**

- X: Tín hiệu lựa chọn loại xu được đưa vào.
 - $X = 0$: Nhận đồng 10 xu.
 - $X = 1$: Nhận đồng 15 xu.
- CLK: Xung đồng hồ (Clock pulse) cho hoạt động đồng bộ của mạch tuần tự. (Không thể hiện trực tiếp trong bảng trạng thái nhưng cần thiết cho hoạt động của flip-flop).

- **Đầu ra (Outputs):**

- Z1Z0: Tín hiệu điều khiển hành động của máy. Dựa trên bảng trạng thái đã xây dựng, chúng ta định nghĩa ý nghĩa của Z1Z0 như sau:
 - $Z1Z0 = 00$: Không hành động (chờ xu tiếp theo).
 - $Z1Z0 = 01$: Thả kẹo.
 - $Z1Z0 = 11$: Thả kẹo và trả lại xu
 - $Z1Z0 = 10$: Trường hợp thừa


2.2.2. Xác định các trạng thái và mã hóa trạng thái

Mạch điều khiển cần các trạng thái để lưu trữ tổng số tiền đã nhận. Dựa trên giá trị các đồng xu (10 xu và 15 xu) và mục tiêu (30 xu), các trạng thái cơ bản của máy được xác định như sau:

- **S0:** Máy đang ở trạng thái chờ, chưa nhận được xu nào (tổng tiền = 0 xu).
- **S10:** Máy đã nhận được 10 xu.
- **S15:** Máy đã nhận được 15 xu.
- **S20:** Máy đã nhận được 20 xu.
- **S25:** Máy đã nhận được 25 xu.

Khi tổng số tiền đạt hoặc vượt 30 xu, máy sẽ thực hiện hành động (thả kẹo, trả tiền thừa nếu có) và ngay lập tức quay trở lại trạng thái S0 để chờ lượt mua tiếp theo.

Đồ hình trạng thái:



Bảng trạng thái:

S	Sk		Z	
	x=0	x=1	x=0	x=1
S0	S10	S15	00	00
S10	S20	S25	00	00
S15	S25	S0	00	01
S20	S0	S0	01	11
S25	S0	S0	11	11

Bảng mã hóa trạng thái:

S	Q2Q1Q0
S0	000
S10	001
S15	011
S20	010
S25	110
S30	111
S35	101
S40	100

2.3. Xây dựng bảng chuyển đổi trạng thái và bảng đầu ra

Trạng thái Hiện tại (S)	Trạng thái Kế tiếp (Sk)	Đầu ra (Z1Z0)
	D=0	D=1
S0	S10	S15
S10	S20	S25
S15	S25	S0
S20	S0	S0
S25	S0	S0

2.4. Lập bảng hàm kích thích cho Flip-Flop JK

S	Sk		Z1Z0		J2K2		J1K1		J0K0	
	X=0	X=1	X=0	X=1	X=0	X=1	X=0	X=1	X=0	X=1
000	001	011	00	00	0X	0X	0X	1X	1X	1X
001	010	110	00	00	0X	1X	1X	1X	X1	X1
011	110	000	00	01	1X	0X	X0	X1	X1	X1
010	000	000	01	11	0X	0X	X1	X1	0X	0X
110	000	000	11	11	X1	X1	X1	X1	0X	0X
111	X	X	X	X	X	X	X	X	X	X
101	X	X	X	X	X	X	X	X	X	X
100	X	X	X	X	X	X	X	X	X	X

2.5. Rút gọn hàm logic bằng Karnaugh

Sử dụng phương pháp bìa Karnaugh 4 biến (Q2, Q1, Q0, D) để tìm các biểu thức logic tối giản cho các đầu vào J, K của các flip-flop và các hàm đầu ra Z1, Z0.

2.5.1. Biểu thức cho J2

J2	Q2Q1Q0							
D	000	001	011	010	110	111	101	100
0	0	0	1	0	X	X	X	X
1	0	1	0	0	X	X	X	X

$$J2 = !DQ1Q0 + D!Q1Q0$$

2.5.2. Biểu thức cho K2

K2	Q2Q1Q0							
D	000	001	011	010	110	111	101	100
0	X	X	X	X	1	X	X	X
1	X	X	X	X	1	X	X	X

$$K2 = 1$$

2.5.3. Biểu thức cho J1

J1	Q2Q1Q0							
D	000	001	011	010	110	111	101	100
0	0	1	X	X	X	X	X	X
1	1	1	X	X	X	X	X	X

$$J1 = Q0 + D$$

2.5.4. Biểu thức cho K1

K1	Q2Q1Q0							
D	000	001	011	010	110	111	101	100
0	X	X	0	1	1	X	X	X
1	X	X	1	1	1	X	X	X

$$K1 = D + !Q0$$

2.5.5. Biểu thức cho J0

J0	Q2Q1Q0							
D	000	001	011	010	110	111	101	100
0	1	X	X	0	0	X	X	X
1	1	X	X	0	0	X	X	X

$$J0 = !Q1$$

2.5.6. Biểu thức cho K0

K0	Q2Q1Q0							
D	000	001	011	010	110	111	101	100
0	X	1	1	X	X	X	X	X
1	X	1	1	X	X	X	X	X

$$K0 = 1$$

2.5.7. Biểu thức cho đầu ra Z1

Z1	Q2Q1Q0							
D	000	001	011	010	110	111	101	100
0	0	0	0	0	1	X	X	X
1	0	0	0	1	1	X	X	X


$$Z1 = DQ1!Q0 + Q2$$

2.5.8. Biểu thức cho đầu ra Z0

Z0	Q2Q1Q0							
D	000	001	011	010	110	111	101	100
0	0	0	0	1	1	X	X	X
1	0	0	1	1	1	X	X	X

$$Z0 = Q1D + Q1!Q0$$

2.6. Vẽ Sơ đồ mạch logic hoàn chỉnh



[illegible]

Giảng viên hướng dẫn