



NGÂN-HÀNG-KTMT - rdth

kiến trúc máy tính (Học viện Công nghệ Bưu chính Viễn thông)



Scan to open on Studeersnel

NGÂN HÀNG KTMT

Mục lục

Câu 1: Trình bày thể hệ máy tính theo sự phát triển của công nghệ.....	2
Câu 2 : Trình bày khái niệm Kiến trúc máy tính và các thành phần cơ bản của Kiến trúc máy tính.....	3
Câu 3 : Trình bày các thành phần cơ bản của tổ chức máy tính :.....	3
Câu 4 : Trình bày cấu trúc của bộ xử lý trung tâm (chú ý trình bày chức năng các thanh ghi điển hình) :.....	4
Câu 5: Phân biệt kiến trúc máy tính Von Neuman và Havard:.....	6
Câu 6: Phân biệt 2 loại máy tính CISC và RISC (chú ý căn cứ chính để phân biệt các loại máy tính này).....	7
Câu 7: Trình bày khái niệm lệnh và quá trình thực hiện lệnh:.....	8
Câu 8: Trình bày cấu trúc lệnh của máy tính và các dạng toán hạng, cho ví dụ:.....	8
Câu 9: Trình bày kỹ thuật đường ống 5 giai đoạn trong hệ thống máy tính. Tranh chấp dữ liệu là gì và cách khắc phục:.....	9
Câu 10: Trình bày hệ thống bộ nhớ phân cấp trong các hệ thống máy tính:.....	9
Câu 11: Trình bày tổ chức và hoạt động của IC nhớ:.....	11
Câu 12: Trình bày đặc điểm bộ nhớ ROM, ứng dụng bộ nhớ ROM trong hệ thống máy tính và phân loại bộ nhớ ROM theo công nghệ chế tạo:.....	11
Câu 13: Trình bày đặc điểm bộ nhớ RAM, phân loại bộ nhớ RAM theo công nghệ chế tạo và ứng dụng bộ nhớ RAM:.....	11
Câu 14: Trình bày khái niệm và đặc điểm hoạt động của bộ nhớ Cache:.....	12
Câu 15: Trình bày 2 dạng kiến trúc cache Look Aside và Look Through:.....	13
Câu 16: Trình bày các chính sách thay thế khối (lệnh, dữ liệu) của bộ nhớ Cache: 13	
Câu 17: Trình bày các phương thức ghi dữ liệu trong bộ nhớ cache (khi hit và miss):.....	14
Câu 18: Trình bày các phương thức đọc dữ liệu trong bộ nhớ cache (khi hit và miss):.....	14
Câu 19: Trình bày các tham số hiệu năng của bộ nhớ Cache:.....	15
Câu 20: RAID là gì? Trình bày các kỹ thuật cơ bản tạo RAID.....	15
Câu 21: Trình bày các loại RAID cơ bản: RAID0, RAID1, RAID10, RAID5 và RAID6:.....	16
Câu 22: Trình bày NAS là gì và đặc điểm của NAS?.....	17
Câu 23: Trình bày SAN là gì và đặc điểm của SAN?.....	17
Câu 24: Trình bày các thanh ghi của vi xử lý 8086.....	17

Câu 25: Trình bày khuôn dạng lệnh của vi xử lý Intel 8086.....	20
Câu 26: Trình bày các nhóm lệnh hợp ngữ của vi xử lý Intel 8086.....	20
Câu 27: Trình bày các chế độ địa chỉ của vi xử lý Intel 8086 và cho ví dụ bằng lệnh hợp ngữ:.....	21
Câu 28: Hoạt động ngắt là gì và phân loại ngắt của VXL Intel 8086.....	23
Câu 29: Trình bày quá trình xử lý ngắt của VXL Intel 8086.....	24

Câu 1: Trình bày thế hệ máy tính theo sự phát triển của công nghệ

5 thế hệ dựa trên sự phát triển mạch điện tử:

- Thế hệ 1 (1944-1959):
 - Sử dụng bóng đèn điện tử
 - Dùng băng từ làm các thiết bị đầu vào/ra
 - Mật độ tích hợp linh kiện: 1000 linh kiện/foot³ (1 foot = 30.48cm)
 - ENIAC – Electronic Numerical Intergrator and Computer, 1946, giá 500,000 USD
- Thế hệ 2 (1960-1964):
 - Sử dụng transistors
 - ~ 100,000 linh kiện/foot³
 - UNIVAC 1107, UNIVAC III, IBM 7070, 7080, 7090, 1400 series, 1600 series. (1951, đầu tiên giá \$159K, sau đó UNIVAC 1 giá hơn 1 triệu \$)
- Thế hệ 3 (1964-1975):
 - Sử dụng mạch tích hợp (IC)
 - ~ 10 triệu linh kiện/ foot³
 - UNIVAC 9000 series, IBM System/360, System 3, System 7
- Thế hệ 4 (1975-1989):
 - Sử dụng LSI – Large Scale Integrated Circuit
 - ~ 1 tỷ linh kiện/foot³
 - IBM System 3090, IBM RISC 6000, IBM RT, Cray 2 XMP
- Thế hệ 5 (1990-nay):
 - Sử dụng VLSI – Very Large Scale Integrated Circuit
 - <10nm-0.045micromet
 - Pentium II, III, IV, M, D, Core Duo, Core 2 Duo, Core Quad,...
 - Hỗ trợ xử lý song song
 - Hiệu năng rất cao
 - Kết hợp xử lý giọng nói và hình ảnh

Câu 2 : Trình bày khái niệm Kiến trúc máy tính và các thành phần cơ bản của Kiến trúc máy tính

- Kiến trúc máy tính : là khoa học về lựa chọn và kết nối các thành phần phần cứng của máy tính nhằm đạt yêu cầu :
 - Hiệu năng : càng nhanh càng tốt
 - Chức năng : nhiều chức năng
 - Giá thành : càng rẻ càng tốt
- 3 thành phần cơ bản của Kiến trúc máy tính :
 - Kiến trúc tập lệnh (ISA) : là hình ảnh trừu tượng của máy tính ở mức ngôn ngữ máy (hoặc hợp ngữ), bao gồm :
 - Tập lệnh
 - Các chế độ địa chỉ bộ nhớ
 - Các thanh ghi
 - Khuôn dạng địa chỉ và dữ liệu
 - Vi kiến trúc : còn được gọi là tổ chức máy tính, mô tả hệ thống ở mức thấp, liên quan tới :
 - Các thành phần phần cứng kết nối với nhau như thế nào
 - Các thành phần phần cứng phối hợp, tương tác với nhau như thế nào để thực hiện tập lệnh
 - Thiết kế hệ thống, bao gồm tất cả các thành phần phần cứng khác trong hệ thống máy tính, ví dụ :
 - Các hệ thống kết nối như bus và chuyển mạch
 - Mạch điều khiển bộ nhớ, cấu trúc phân cấp bộ nhớ
 - Các kỹ thuật giảm tải cho CPU như truy cập trực tiếp bộ nhớ
 - Các vấn đề như đa xử lý

Câu 3 : Trình bày các thành phần cơ bản của tổ chức máy tính :

- Tổ chức máy tính : là khoa học nghiên cứu các thành phần của máy tính và phương thức làm việc của chúng dựa trên kiến trúc trước
- Các thành phần cơ bản của tổ chức máy tính :
 - CPU : Đây là trái tim của máy tính, nơi thực hiện các phép tính và quản lý các hoạt động của hệ thống. CPU bao gồm ALU để thực hiện các phép tính số học và logic, và CU để điều khiển hoạt động của CPU
 - Bộ nhớ : Bộ nhớ là nơi lưu trữ dữ liệu và chương trình trong quá trình thực thi. Bộ nhớ chia thành 2 loại chính là bộ nhớ chính và bộ nhớ lưu trữ thứ cấp. Bộ nhớ chính bao gồm RAM để lưu trữ dữ liệu tạm thời và ROM để lưu trữ thông tin cố định

- Thiết bị ngoại vi : Đây là các thiết bị ngoại vi được kết nối với máy tính để giao tiếp và tương tác với người dùng. Các thiết bị ngoại vi bao gồm bàn phím, chuột, màn hình, máy in...
- Bộ điều khiển : là thành phần quản lý và điều khiển các hoạt động của hệ thống. Nó đảm bảo rằng các phép tính và lệnh được thực hiện theo đúng thứ tự và quy trình đã được chỉ định
- Hệ thống bus : là 1 một tập hợp các đường dẫn truyền dữ liệu và tín hiệu điều khiển để kết nối các thành phần trong máy tính. Có 3 loại bus chính là đường dẫn dữ liệu (data bus), đường dẫn địa chỉ (address bus) và đường dẫn điều khiển (control bus)
- Bộ xử lý thời gian thực: Đây là 1 thành phần đặc biệt trong các hệ thống máy tính, có nhiệm vụ theo dõi và báo cáo thời gian thực

Câu 4 : Trình bày cấu trúc của bộ xử lý trung tâm (chú ý trình bày chức năng các thanh ghi điển hình) :

- Bộ xử lý trung tâm (CPU) :
 - Chức năng :
 - Đọc lệnh từ bộ nhớ
 - Giải mã và thực hiện lệnh
 - Bao gồm :
 - Khối điều khiển (CU)
 - Khối tính toán số học và logic (ALU)
 - Các thanh ghi (Registers)
 - Bus trong CPU

CPU - Sơ đồ khối tổng quát

CU: (Control Unit) Khối điều khiển

IR: (Instruction Register) Thanh ghi lệnh

PC: (Program Counter) Bộ đếm chương trình

MAR: (Memory Address Register) Thanh ghi địa chỉ bộ nhớ


MBR: (Memory Buffer Register) Thanh ghi nhớ đệm

A: (Accumulator Register) Thanh ghi tích lũy

Y, Z: (Temporary Register) Thanh ghi tạm thời

FR: (Flag Register) Thanh ghi cờ

ALU: (Arithmetic and Logic Unit) Khối tính toán số học -logic





3

- Các thanh ghi điển hình :

- Thanh ghi tích lũy A : là một trong những thanh ghi quan trọng nhất của CPU giúp lưu trữ các toán hạng đầu vào và lưu kết quả đầu ra
 - Kích thước của thanh ghi A tương ứng với độ dài từ xử lý CPU : 8, 16, 32, 64 bit
 - Cũng được sử dụng để trao đổi dữ liệu với các thiết bị vào ra
- Thanh ghi trạng thái FR : mỗi bit của thanh ghi cờ lưu trữ trạng thái kết quả phép tính được ALU thực hiện
 - Có 2 kiểu cờ : Cờ trạng thái : CF, OF, AF, ZF, PF, SF ;
Cờ điều khiển : IF, TF, DF
 - Các bit cờ thường được dùng là các điều kiện rẽ nhánh lệnh tạo logic chương trình
 - Kích thước FR phụ thuộc thiết kế CPU
- Thanh ghi lệnh IR : Lưu trữ lệnh đang được xử lý
 - IR lấy lệnh từ MBR và chuyển nó tới CPU để giải mã lệnh
- Thanh ghi MAR : thanh ghi địa chỉ bộ nhớ
 - Giao diện giữa CPU và bus địa chỉ
 - Nhận địa chỉ bộ nhớ của lệnh tiếp theo từ PC và chuyển nó tới bus địa chỉ

- Thanh ghi MBR : thanh ghi đệm bộ nhớ
 - Giao diện giữa CPU và bus dữ liệu
 - Nhận lệnh từ bus dữ liệu và chuyển nó tới IR
- Các thanh ghi tạm thời :
 - Lưu trữ các toán hạng đầu vào
 - Lưu các kết quả đầu ra
 - Hỗ trợ xử lý song song (tại 1 thời điểm chạy nhiều hơn 1 lệnh)
 - Hỗ trợ thực hiện lệnh theo cơ chế thực hiện tiên tiến kiểu không trật tự

Câu 5: Phân biệt kiến trúc máy tính Von Neuman và Harvard:

Von Neuman	Harvard
 - Địa chỉ và bộ nhớ chia sẻ dữ liệu và lệnh từ CPU - Kiến trúc Harvard có các đường dẫn vật lý riêng biệt cho lệnh và dữ liệu - Nó có 1 bộ đường dẫn địa chỉ và dữ liệu riêng để đọc dữ liệu từ bộ nhớ và ghi dữ liệu vào bộ nhớ, và một bộ đường dẫn địa chỉ và dữ liệu khác để lấy các lệnh - Dưới kiến trúc Harvard, CPU có thể đọc 1 lệnh và thực hiện truy cập dữ liệu vào bộ nhớ cùng 1 lúc - Máy kiến trúc Harvard có không gian địa chỉ mã lệnh và dữ liệu riêng biệt: địa chỉ lệnh số 0 không giống với địa chỉ dữ liệu số 0	 - 2 địa chỉ và bộ nhớ cho dữ liệu và CPU -> xử lý song song - Kiến trúc Von Neuman sử dụng các đường đi vật lý giống nhau cho lệnh và dữ liệu - Nó sử dụng 1 bộ đường dẫn dữ liệu và địa chỉ để đọc/ghi dữ liệu vào bộ nhớ và lấy lệnh - Dưới kiến trúc Von Neuman thuần túy, CPU có thể đang đọc 1 lệnh hoặc đang đọc/ghi dữ liệu từ/đến bộ nhớ. Hai hoạt động này không thể xảy ra cùng 1 lúc vì lệnh và dữ liệu sử dụng cùng hệ thống đường dẫn - Kiến trúc Von Neuman có cùng địa chỉ dữ liệu và địa

	chỉ lệnh
--	----------

Câu 6: Phân biệt 2 loại máy tính CISC và RISC (chú ý căn cứ chính để phân biệt các loại máy tính này)

	CISC	RISC
Bộ chỉ thị	Kiến trúc CISC có 1 bộ chỉ thị phức tạp, trong đó có nhiều lệnh phức tạp và đa dạng. Các lệnh CISC thường có độ dài khác nhau và có thể thực hiện nhiều tác vụ phức tạp trong 1 lệnh duy nhất	Kiến trúc RISC có bộ chỉ thị đơn giản và cố định. Các lệnh RISC thường có độ dài cố định và thực hiện các tác vụ đơn giản. Điều này giúp giảm đi độ phức tạp của bộ xử lý và tăng tốc độ thực thi
Số lượng và kích thước thanh ghi	Kiến trúc CISC thường có nhiều thanh ghi, bao gồm thanh ghi chung và các thanh ghi đặc biệt. Số lượng thanh ghi trong kiến trúc CISC thường lớn hơn để hỗ trợ các lệnh phức tạp	Kiến trúc RISC có ít thanh ghi hơn so với CISC. Điều này giúp giảm chi phí vật lý và tăng tốc độ truy cập và thao tác với thanh ghi
Cấu trúc bộ xử lý	Kiến trúc CISC có bộ xử lý phức tạp và linh hoạt. Nó có thể thực hiện nhiều tác vụ phức tạp trong một chu kỳ xử lý, bao gồm cả các lệnh phức tạp như phép nhân và chia	Kiến trúc RISC có bộ xử lý đơn giản hơn. Nó tập trung vào việc thực hiện các lệnh đơn giản trong 1 chu kỳ xử lý duy nhất. Các lệnh phức tạp như phép nhân và phép chia thường được thực hiện bằng nhiều lệnh đơn giản hơn
Hiệu suất và tiêu thụ năng lượng	Kiến trúc CISC thường có khả năng xử lý tác vụ phức tạp một cách hiệu quả. Tuy nhiên nó có xu hướng tốn nhiều năng lượng hơn và có thể gây ra hiện tượng nóng máy trong các hệ thống phức tạp	Kiến trúc RISC tập trung vào việc tối ưu hóa hiệu suất và tiêu thụ năng lượng. Điều này làm cho các hệ thống RISC có hiệu năng cao hơn và tiêu thụ ít năng lượng hơn so với CISC

Câu 7: Trình bày khái niệm lệnh và quá trình thực hiện lệnh:

- Khái niệm:
 - Lệnh là 1 từ nhị phân
 - Lệnh được lưu trữ trong bộ nhớ
 - Lệnh được nạp vào CPU để thực hiện
 - Mỗi lệnh có 1 nhiệm vụ cụ thể
 - Các nhóm lệnh thông dụng: vận chuyển dữ liệu, điều khiển chương trình, tính toán,...
- Quá trình thực hiện lệnh:
 - IF: CPU lấy lệnh, đọc lệnh từ bộ nhớ
 - ID: giải mã lệnh và đọc các toán hạng
 - IE: Thực hiện lệnh, nếu là lệnh truy nhập bộ nhớ tính toán địa chỉ bộ nhớ
 - WB: Ghi kết quả vào các thanh ghi
 - Next: Chuyển lệnh tiếp theo


Câu 8: Trình bày cấu trúc lệnh của máy tính và các dạng toán hạng, cho ví dụ:

- Cấu trúc lệnh của máy tính:
 - Mã lệnh (opcode): mỗi lệnh đều có riêng một mã
 - Địa chỉ các toán hạng (address of operands): số lượng toán hạng phụ thuộc vào lệnh.
- Các dạng toán hạng:
 - Toán hạng 3 địa chỉ: opcode addr1, addr2, addr3 (addr1, addr2, addr3: tham chiếu tới 1 thanh ghi hoặc 1 vị trí trong bộ nhớ)
VD: ADD R1, R2, R3 → R2 cộng R3 sau đó kết quả đưa vào R1
 - Toán hạng 2 địa chỉ: opcode addr1, addr2 (addr1, addr2: tham chiếu tới 1 thanh ghi hoặc 1 vị trí trong bộ nhớ)
VD: ADD R1, R2 → R1 cộng R2 sau đó đưa kết quả vào R1
 - Toán hạng 1 địa chỉ: opcode addr1 (addr: tham chiếu tới 1 thanh ghi hoặc 1 vị trí trong bộ nhớ)
VD: ADD R1 → R1 cộng Racc sau đó kết quả đưa vào Racc(thanh ghi tích lũy)
 - Toán hạng 1.5 địa chỉ: opcode addr1, addr2 (1 địa chỉ tham chiếu tới 1 ô nhớ và địa chỉ còn lại tham chiếu tới 1 thanh ghi)
VD: ADD R1, B; M[B] + R1 → R1
 - Toán hạng 0 địa chỉ: được thực hiện trong các lệnh mà thực hiện các thao tác ngăn xếp: push & pop

**Câu 9: Trình bày kỹ thuật đường ống 5 giai đoạn trong hệ thống máy tính.
Tranh chấp dữ liệu là gì và cách khắc phục:**

- Kỹ thuật đường ống 5 giai đoạn:
 - IF: lấy lệnh từ bộ nhớ (hoặc cache)
 - ID: giải mã lệnh và lấy các toán hạng
 - EX: thực hiện lệnh: nếu là lệnh truy cập bộ nhớ thì tính toán địa chỉ bộ nhớ
 - MEM: đọc/ghi bộ nhớ; nếu không truy cập bộ nhớ thì không có
 - WB: lưu kết quả vào thanh ghi
- Tranh chấp dữ liệu:
 - Tài nguyên k đủ dẫn đến tranh chấp dữ liệu
 - Dữ liệu chưa sẵn sàng cho các lệnh phụ thuộc tiếp theo
- Cách khắc phục:
 - Nhận biết nó xảy ra
 - Ngưng pipeline (stall): phải làm trễ hoặc ngưng pipeline bằng cách sử dụng 1 vài phương pháp tới khi có dữ liệu chính xác
 - Sử dụng compiler để nhận biết RAW và:
 - Chèn các lệnh NO-OP vào giữa các lệnh có RAW
 - Thay đổi trình tự các lệnh trong chương trình và chèn các lệnh độc lập dữ liệu vào vị trí giữa 2 lệnh có RAW
 - Sử dụng phần cứng để xác định RAW (có trong các CPUs hiện đại) và dự đoán trước giá trị dữ liệu phụ thuộc


Câu 10: Trình bày hệ thống bộ nhớ phân cấp trong các hệ thống máy tính:



- Thanh ghi của CPU:
 - Kích thước rất nhỏ (vài chục byte tới vài KB)
 - Tốc độ rất nhanh, thời gian truy cập khoảng 0.25ns

- Giá thành đắt
- Lưu trữ tạm thời dữ liệu đầu vào và ra cho các lệnh
- Cache:
 - Kích thước nhỏ (64KB tới 16MB)
 - Tốc độ nhanh, thời gian truy cập khoảng 1 – 5ns
 - Giá thành đắt
 - Lưu trữ lệnh và dữ liệu cho CPU
 - Còn được gọi là “bộ nhớ thông minh”
- Bộ nhớ chính:
 - Kích thước lớn, dung lượng từ 256MB – 4GB cho các hệ 32bits
 - Tốc độ chậm, thời gian truy cập từ 50 – 70ns
 - Lưu trữ lệnh và dữ liệu cho hệ thống và người dùng
 - Giá thành rẻ
- Bộ nhớ phụ:
 - Kích thước rất lớn, dung lượng từ 20GB – 1000GB
 - Tốc độ rất chậm, thời gian truy cập khoảng 5ms
 - Lưu trữ lượng dữ liệu lớn dưới dạng file trong thời gian lâu dài
 - Giá thành rất rẻ
- Vai trò:
 - Tăng hiệu năng nhờ dung hòa được CPU có tốc độ cao với các bộ nhớ có tốc độ thấp (CPU → Cache → MEM)
 - Giảm giá thành: Các thành phần có tốc độ và giá thành cao được dùng với dung lượng nhỏ và ngược lại. Nhờ đó giảm được giá thành mà vẫn đảm bảo được tốc độ cao

Câu 11: Trình bày tổ chức và hoạt động của IC nhớ:



- Các đường địa chỉ kết nối với bus A, chuyển tín hiệu từ CPU đến mạch nhớ
- Bộ giải mã địa chỉ sử dụng tín hiệu địa chỉ để chọn ra và kích hoạt ô nhớ hoặc dòng nhớ cần truy nhập
- Các đường DL kết nối với D bus: truyền dữ liệu từ bộ nhớ về CPU và ngược lại

Câu 12: Trình bày đặc điểm bộ nhớ ROM, ứng dụng bộ nhớ ROM trong hệ thống máy tính và phân loại bộ nhớ ROM theo công nghệ chế tạo:

- Đặc điểm:
 - Là bộ nhớ chỉ đọc
 - Là bộ nhớ ổn định
 - Là bộ nhớ bán dẫn: mỗi ô nhớ của ROM là 1 cổng bán dẫn
- Ứng dụng: Thường được sử dụng để lưu chương trình khởi động của máy tính
- Phân loại:
 - ROM gốc: sử dụng tia cực tím để ghi thông tin
 - PROM: thông tin được ghi vào PROM nhờ bộ lập trình PROM
 - EPROM: thông tin trong EPROM có thể xóa được sử dụng tia cực tím ở cường độ cao
 - EEPROM: là loại ROM tiên tiến nhất, có thể xóa được bằng điện và ghi thông tin sử dụng phần mềm chuyên dụng

Câu 13: Trình bày đặc điểm bộ nhớ RAM, phân loại bộ nhớ RAM theo công nghệ chế tạo và ứng dụng bộ nhớ RAM:

- Đặc điểm:
 - Là bộ nhớ truy cập ngẫu nhiên: Mỗi ô nhớ có thể được truy cập 1 cách ngẫu nhiên không theo trật tự nào
 - Là bộ nhớ không ổn định: mọi thông tin lưu trữ sẽ bị mất khi tắt nguồn
 - Là bộ nhớ bán dẫn, mỗi ô nhớ là một cổng bán dẫn
- Phân loại:
 - RAM tĩnh (SRAM):
 - Mỗi bit của SRAM là một mạch lật flip – flop
 - Thông tin lưu trong các bit SRAM luôn ổn định, không cần phải làm tươi định kỳ
 - SRAM nhanh nhưng đắt hơn DRAM
 - RAM động (DRAM):
 - Mỗi bit của DRAM dựa trên tụ điện
 - Thông tin lưu trong bit DRAM không được ổn định, và phải được làm tươi định kỳ


- DRAM chậm hơn SRAM nhưng rẻ hơn
- Ứng dụng: Sử dụng để lưu thông tin hệ thống và của người dùng

Câu 14: Trình bày khái niệm và đặc điểm hoạt động của bộ nhớ Cache:


- Khái niệm: là một thành phần trong hệ thống nhớ phân cấp máy tính, đóng vai trò trung gian, chuyển giữ liệu từ bộ nhớ chính đến CPU và ngược lại
- Đặc điểm hoạt động:
 - Tốc độ truy nhập của Cache nhanh hơn so với tốc độ bộ nhớ chính
 - Cache hoạt động dựa trên 2 nguyên lý cơ bản:
 - Nguyên lý cục bộ/ lân cận về không gian: Nếu 1 ổ nhớ truy cập thì xác suất các ổ nhớ liền kề với nó trong tương lai gần là rất cao; áp dụng với các mục dữ liệu và các lệnh có thứ tự tuần tự theo chương trình
 - Nguyên lý cục bộ/ lân cận về thời gian: Nếu 1 vị trí bộ nhớ được truy cập, thì khả năng nó sẽ được truy cập lại trong thời gian gần tới là cao; áp dụng với các mục dữ liệu và các lệnh trong vòng lặp
 - Trao đổi dữ liệu:
 - CPU đọc/ ghi từng mục dữ liệu riêng biệt từ/ vào Cache
 - Cache đọc/ ghi khối dữ liệu từ/ vào bộ nhớ

Câu 15: Trình bày 2 dạng kiến trúc cache Look Aside và Look Through:

- Kiến trúc cache Look Aside:
 - Cache và bộ nhớ cùng được kết nối tới bus hệ thống
 - Cache và bộ nhớ chính “thấy” chu kỳ bus CPU tại cùng 1 thời điểm
 - Ưu điểm:
 - Thiết kế đơn giản
 - Miss nhanh
 - Nhược điểm:
 - Hit chậm



- Kiến trúc cache Look Through:
 - Cache nằm giữa CPU và bộ nhớ chính
 - Cache “thấy” chu kỳ bus CPU trước sau đó “truyền” lại cho bộ nhớ chính
 - Ưu điểm: Hit nhanh
 - Nhược điểm:
 - Thiết kế phức tạp
 - Đắt
 - Miss chậm



Câu 16: Trình bày các chính sách thay thế khối (lệnh, dữ liệu) của bộ nhớ Cache:

- Thay thế ngẫu nhiên:
 - Các dòng trong Cache được chọn ngẫu nhiên để thay
 - Đơn giản
 - Tỷ lệ miss cao vì phương pháp này không xét tới dòng cache nào đang thực sự sử dụng: Nếu 1 dòng cache đang được sử dụng mà bị thay thế thì sự kiện miss xảy ra và cần phải đọc lại vào cache
- Thay thế kiểu vào trước ra trước FIFO
 - Dựa trên nguyên lý FIFO
 - Các dòng cache được đọc và cache trước sẽ được chọn để thay trước
 - Tỷ lệ miss thấp hơn so với phương pháp ngẫu nhiên
 - Tỷ lệ miss vẫn cao vì phương pháp này vẫn chưa thực sự xem xét tới block nào đang thực sự được sử dụng: Một dòng cache “cũ” có thể vẫn đang được sử dụng
 - Cài đặt phức tạp vì cần thêm mạch để giám sát thứ tự nạp các dòng bộ nhớ vào cache
- Thay thế các dòng ít được sử dụng gần nhất LRU
 - Các dòng cache ít được sử dụng nhất trong thời gian gần đây sẽ được chọn để thay thế
 - Xét tới các dòng đang được sử dụng
 - Tỷ lệ miss thấp nhất so với phương pháp ngẫu nhiên và FIFO
 - Cài đặt phức tạp vì cần thêm mạch để giám sát tần suất sử dụng các dòng cache

Câu 17: Trình bày các phương thức ghi dữ liệu trong bộ nhớ cache (khi hit và miss):

- Trường hợp Hit mẫu tin cần ghi có trong cache:

- Ghi thẳng (Write Through):
 - Mẫu tin cần ghi được lưu đồng thời ra cache và bộ nhớ chính
 - Đảm bảo tính nhất quán dữ liệu giữa cache và bộ nhớ chính
 - Nhược điểm:
 - Chậm
 - Tốn băng thông nếu ghi nhiều mẫu tin có kích thước nhỏ
- Ghi trễ (Write Back):
 - Mẫu tin được ghi ra cache trước. Khi dòng cache chứa mẫu tin bị thay thế thì nó được ghi ra bộ nhớ chính
 - Tăng tốc độ do ghi ra cache nhiều lần còn ghi ra bộ nhớ chính chỉ 1 lần
 - Giảm băng thông sử dụng
- b. Trường hợp Miss mẫu tin cần ghi không có trong cache :
 - Ghi có đọc lại (Write Allocate):
 - Mẫu tin được ghi ra bộ nhớ chính trước, sau đó dòng nhớ chứa mẫu tin được đọc lại vào cache
 - Giảm miss đọc kế tiếp do sử dụng nguyên tắc lân cận về thời gian
 - Ghi không đọc lại (Write Non-Allocate) : mẫu tin chỉ được ghi ra bộ nhớ chính mà không được đọc lại vào cache

Câu 18: Trình bày các phương thức đọc dữ liệu trong bộ nhớ cache (khi hit và miss):

- Trường hợp Hit:
 - Mẫu tin được đọc từ cache vào CPU và bộ nhớ chính không tham gia
 - Thời gian truy nhập mẫu tin = thời gian CPU truy nhập cache
- Trường hợp Miss:
 - Mẫu tin được chuyển từ bộ nhớ chính vào cache trước, sau đó được đọc từ cache và CPU

Câu 19: Trình bày các tham số hiệu năng của bộ nhớ Cache:

- Hit là 1 sự kiện mà CPU truy nhập 1 mục tin có ở trong Cache:
 - Xác suất để có 1 hit gọi là hệ số hit, hoặc H
 - $0 \leq H \leq 1$
 - Hệ số hit càng cao thì hệ quả của Cache càng cao
- Miss là 1 sự kiện mà CPU truy nhập 1 mục tin không có ở trong Cache
 - Xác suất của 1 miss gọi là hệ số miss, hoặc 1-H
 - $0 \leq 1 - H \leq 1$
 - Hệ số miss thấp thì hệ quả của Cache càng nâng cao

- Thời gian trễ truy nhập trung bình

Câu 20: RAID là gì? Trình bày các kỹ thuật cơ bản tạo RAID

- RAID là công nghệ tạo thiết bị lưu trữ tiên tiến trên cơ sở đĩa cứng, nhằm đạt được các yêu cầu:
 - Tốc độ nhanh
 - Tính tin cậy cao
 - Dung lượng lớn
- RAID là 1 tập/mảng các HDD nhưng được hệ điều hành coi như 1 ổ đĩa logic
- Chỉ có các ổ cứng chuẩn SATA, STII mới hỗ trợ tạo RAID
- Hai kỹ thuật cơ bản được sử dụng trong RAID:
 - Tạo lát đĩa:
 - Dữ liệu được chia thành các khối và mỗi khối được ghi đồng thời vào 1 đĩa độc lập
 - Đọc: các khối dữ liệu được đọc đồng thời ở các đĩa độc lập và được ghi chép lại tạo dữ liệu hoàn chỉnh → Tốc độ truy nhập được cải thiện
 - Soi gương đĩa:
 - Ghi: Dữ liệu được chia thành các khối, mỗi khối được ghi đồng thời vào nhiều đĩa độc lập
 - Tại mọi thời điểm ta luôn có nhiều hơn 1 bản sao của dữ liệu → tính tin cậy được cải thiện

Câu 21: Trình bày các loại RAID cơ bản: RAID0, RAID1, RAID10, RAID5 và RAID6:

RAID 0:

- Các đặc điểm:
 - Dựa trên các kỹ thuật Disk Stripping
 - Dữ liệu được phổ biến trong mảng
 - Tối thiểu cần 2 HDD
- Ưu điểm:
 - Tốc độ nhanh
 - Đáp ứng tốt các hệ thống I/O cao
 - Dung lượng tất cả các đĩa
- Nhược điểm: độ tin cậy 1 đĩa

RAID1:

- Đặc điểm:
 - Dựa trên kỹ thuật Disk Mirroring (nhiều bản sao)

- Tính dư thừa có được đơn giản bằng cách sao tất cả dữ liệu
- Tối thiểu cần 2 ổ đĩa cứng vật lý
- Ưu điểm:
 - An toàn cao: do tại mỗi thời điểm RAID luôn chứa nhiều bản copy của dữ liệu ở các đĩa vật lý khác nhau
- Nhược điểm:
 - Tốc độ tương đương 1 đĩa đơn
 - Dung lượng tương đương 1 đĩa đơn

RAID 10:

- Các đặc điểm:
 - Cần tối thiểu 4 ổ đĩa cứng vật lý
 - Dựa trên kỹ thuật Disk Mirroring và Strip
- Ưu điểm:
 - Nhanh hơn so với 1 đĩa
 - Tin cậy hơn so với 1 đĩa
- Nhược điểm: Dung lượng bằng 1 nửa dung lượng tổng số đĩa

RAID 5:

- Sử dụng 1 đĩa parity: Mỗi bit của đĩa parity là 1 hàm parity của các bit tương ứng trên tất cả các đĩa khác
- Đọc truy cập tất cả các đĩa dữ liệu
- Ghi truy cập tất cả các đĩa cộng với đĩa parity
- Khi lỗi đĩa, đọc các đĩa còn lại cộng với đĩa parity để tính toán dữ liệu bị mất
- Tải nặng trên đĩa parity

RAID 6:

- Level 5 với 1bit parity mở rộng
- Có thể chịu được 2 lỗi
- Có thể thực hiện tốt hơn mức 5 khi đọc, chậm hơn khi ghi

Câu 22: Trình bày NAS là gì và đặc điểm của NAS?

- NAS (Network Attached Storage) là 1 máy chủ chuyên dùng làm thiết bị lưu trữ
- Đặc điểm:
 - NAS được kết nối vào mạng (thường là LAN tốc độ cao) và cung cấp các dịch vụ lưu trữ thông qua mạng
 - NAS thường dựa trên nền tảng là 1 RAID có tốc độ cao, dung lượng lớn và độ tin cậy rất cao

- NAS có thể cung cấp dịch vụ lưu trữ cho hầu hết các loại máy chủ có cấu hình phần cứng khác nhau và chạy các hệ điều hành khác nhau.

Câu 23: Trình bày SAN là gì và đặc điểm của SAN?

- SAN (Storage Area Network) là 1 mạng của các máy chủ chuyên dụng cung cấp dịch vụ lưu trữ và thường được tổ chức dưới dạng các hệ thống file phân tán
- Đặc điểm:
 - Tốc độ truy nhập rất cao
 - Dung lượng cực lớn
 - Độ an toàn rất cao: An toàn dữ liệu cục bộ ; an toàn dữ liệu với các bản copy được đồng bộ ở khoảng cách xa về địa lý

Câu 24: Trình bày các thanh ghi của vi xử lý 8086

- Các thanh ghi đa năng:
 - 4 thanh ghi 16 bit:
 - AX: thanh ghi tổng, thường dùng lưu kết quả
 - BX: Thanh ghi cơ sở, thường dùng chứa địa chỉ ô nhớ
 - CX: Thanh ghi đếm, thường dùng làm con đếm cho các lệnh lặp
 - DX: Thanh ghi dữ liệu
 - Hoặc 8 thanh ghi 8 bit: AH, AL, BH, BL, CH, CL, DH, DL


	15	7	0
AX	AH	AL	
BX	BH	BL	
CX	CH	CL	
DX	DH	DL	

- Các thanh ghi con trỏ và chỉ số:
 - SP (Stack Pointer): con trỏ ngăn xếp. SP luôn chứa địa chỉ đỉnh ngăn xếp
 - BP (Base Pointer): Con trỏ cơ sở - sử dụng với đoạn ngăn xếp
 - SI (Source Index): Thanh ghi chỉ số nguồn. SI thường dùng chứa địa chỉ ô nhớ nguồn trong các thao tác chuyển dữ liệu
 - DI (Destination Index) : Thanh ghi chỉ số đích. DI thường chứa địa chỉ ô nhớ đích trong các thao tác chuyển dữ liệu

	15	0
SP		
BP		
SI		
DI		


- Các thanh ghi đoạn :

- CS (Code Segment) : Thanh ghi đoạn mã. CS chứa địa chỉ bắt đầu đoạn mã
- DS (Data Segment) : Thanh ghi đoạn dữ liệu. DS chứa địa chỉ bắt đầu đoạn dữ liệu
- SS (Stack Segment): Thanh ghi đoạn ngăn xếp. SS chứa địa chỉ bắt đầu đoạn ngăn xếp
- ES (Extra Segment): Thanh ghi đoạn dữ liệu mở rộng. ES chứa địa chỉ bắt đầu đoạn dữ liệu mở rộng




- Con trỏ lệnh và thanh ghi cờ:

- IP (Instruction Pointer): Con trỏ lệnh (còn gọi là bộ đếm chương trình PC). IP luôn chứa địa chỉ của lệnh tiếp theo sẽ được thực hiện
- FR (Flag Register) hoặc SR (Status Register): Thanh ghi cờ hoặc thanh ghi trạng thái:
 - Cờ trạng thái: Các bit của FR lưu các trạng thái của kết quả phép toán ALU thực hiện
 - Cờ điều khiển: trạng thái của tín hiệu điều khiển




- Các bit của thanh ghi cờ:



- Các cờ trạng thái:

- C (Carry): Cờ nhớ. C=1 → có nhớ; C=0 → không nhớ
- A (Auxiliary): Cờ nhớ phụ. A=1 → có nhớ phụ; A=0 → không nhớ phụ

- P (Parity): Cờ chẵn lẻ. P=1 khi tổng số bit 1 trong kết quả là lẻ; P=0 khi tổng số bit 1 trong kết quả là chẵn
- O (Overflow): cờ tràn. O=1 khi kết quả bị tràn
- Z (Zero): Cờ zero. Z=1 khi kết quả bằng 0, ngược lại Z=0
- S (Sign): Cờ dấu. S=1 khi kết quả âm; S=0 khi kết quả không âm
- Các cờ điều khiển:
 - D (Direction): Cờ hướng, chỉ hướng tăng giảm địa chỉ với các lệnh chuyển dữ liệu. D=0 → địa chỉ tăng, D=1 → địa chỉ giảm
 - T (Trap/Trace): cờ bẫy/lần vết, được dùng khi gỡ rối chương trình. T=1 → CPU ở chế độ chạy từng lệnh
 - I (Interrupt): Cờ ngắt. I=1 → cho phép ngắt; I=0 → cấm ngắt
- Hàng đợi lệnh IQ (Instruction Queue) :
 - Chứa lệnh đọc từ bộ nhớ cho EU thực hiện
 - Trong 8086, IQ có 4 bytes, còn trong 8088, IQ có 6 bytes
 - IQ là 1 thành phần quan trọng của cơ chế ống lệnh giúp tăng tốc độ xử lý lệnh



Câu 25: Trình bày khuôn dạng lệnh của vi xử lý Intel 8086

- Dạng tổng quát của lệnh: 2 thành phần: mã lệnh và địa chỉ của các toán hạng
- Độ dài của từ lệnh: 8, 16, 24, 32, 64 bit
- Lệnh của 8086 có thể có độ dài 1 – 6 byte



Câu 26: Trình bày các nhóm lệnh hợp ngữ của vi xử lý Intel 8086

- Các lệnh vận chuyển dữ liệu: Vận chuyển dữ liệu giữa:

- Thanh ghi – thanh ghi;
- Thanh ghi – ô nhớ;
- Thanh ghi – thiết bị vào ra
- Các lệnh:
 - MOV: chuyển sao chép dữ liệu từ gốc sang đích
 - LODSB, LODSW: Nạp nội dung ô nhớ có địa chỉ chứa trong SI thuộc đoạn DS vào thanh ghi AL/AX và tăng /giảm nội dung của SI. Nếu DF = 0 → tăng, DF = 1 → giảm
 - STOSB, STOSW: Lưu nội dung thanh ghi AL/AX vào ô nhớ có địa chỉ chứa trong DI thuộc đoạn ES và tăng hoặc giảm nội dung của DI. Nếu DF = 0 → tăng, DF = 1 → giảm
 - MOVSB, MOVSW: Chuyển nội dung ô nhớ tại địa chỉ DS: SI vào ô nhớ có địa chỉ ES:DI và tăng hoặc giảm nội dung của SI và DI. Nếu DF = 0 → tăng, DF = 1 → giảm
 - IN: đọc dữ liệu từ <địa chỉ cổng vào> lưu vào <thanh ghi>
 - OUT: lưu dữ liệu từ Gốc ra địa chỉ cổng ra
- Các lệnh số học: là các lệnh thực hiện các phép toán số học: cộng (ADD), trừ (SUB), nhân (MUL) và chia (DIV)
- Các lệnh logic: NOT (phủ định), AND (và), OR (hoặc) và XOR (hoặc loại trừ)
- Các lệnh dịch và quay: Dịch trái (SHL), Dịch phải (SHR), Quay trái (ROL), Quay phải (ROR)
- Các lệnh chuyển điều khiển:
 - Lệnh nhảy không điều kiện JMP
 - Lệnh nhảy có điều kiện JE, JZ, JNE, JNZ, JL...
 - Lệnh lặp LOOP, LOOPE, LOOPZ
 - Lệnh gọi thực hiện chương trình con CALL
 - Lệnh trở về từ chương trình con RET
- Các lệnh xử lý bit:
 - Các lệnh lập cờ (đặt bit cờ bằng 1)
 - STD: lập cờ hướng D
 - STC: lập cờ nhớ C
 - STI: lập cờ ngắt I
 - Các lệnh xóa cờ (đặt bit cờ bằng 0)
 - CLD: xóa cờ hướng D
 - CLC: xóa cờ nhớ C
 - CLI: xóa cờ ngắt I
- Các lệnh điều khiển hệ thống: NOP, HLT
- Một số lệnh khác: INC, DEC, CMP, PUSH, ...

Câu 27: Trình bày các chế độ địa chỉ của vi xử lý Intel 8086 và cho ví dụ bằng lệnh hợp ngữ:

- Có 7 chế độ địa chỉ của vi xử lý Intel 8086:
 - Chế độ địa chỉ thanh ghi: Sử dụng các thanh ghi bên trong CPU như là các toán hạng để chứa dữ liệu cần thao tác. Cả toán hạng gốc và đích đều là các thanh ghi
VD: MOV BX,DX; BX $\leftarrow$ DX
MOV DS,AX; DS $\leftarrow$ AX
ADD AL,DL; AL $\leftarrow$ AL + DL
 - Chế độ địa chỉ tức thì: Toán hạng đích là 1 thanh ghi hay 1 ô nhớ; toán hạng gốc là 1 hằng số
VD: MOV CL, 200; CL $\leftarrow$ 200
MOV AX, 0FF0H; AX $\leftarrow$ 0FF0H
MOV [BX], 200; chuyển 200 vào ô nhớ có địa chỉ là DS:BX
 - Chế độ địa chỉ trực tiếp: Một toán hạng là 1 hằng biểu diễn địa chỉ lệch của ô nhớ; Toán hạng còn lại có thể là thanh ghi (không được là ô nhớ)
VD: MOV AL, [8088H]
MOV [1234H],DL
MOV AX, [1234H]
 - Chế độ địa chỉ gián tiếp qua thanh ghi: Một toán hạng là 1 thanh ghi chứa địa chỉ lệch của ô nhớ; Toán hạng còn lại có thể là thanh ghi
VD: MOV AL,[BX]; AL $\leftarrow$ [DS:BX]
MOV AL,[BP]; AL $\leftarrow$ [SS:BP]
 - Chế độ địa chỉ tương đối cơ sở: Một toán hạng là địa chỉ của ô nhớ:
 - Địa chỉ của ô nhớ được tạo bởi việc sử dụng thanh ghi cơ sở và 1 số hằng số
 - Hằng số trong địa chỉ tương đối cơ sở biểu diễn các giá trị dịch chuyển được dùng để tính địa chỉ hiệu dụng của các toán hạng trong các vùng nhớ DS và SS
 - Toán hạng còn lại có thể là thanh ghi (không được là ô nhớ)
- VD: MOV AL, [BX+100]; AL $\leftarrow$ [DS: BX+100]
MOV AL, [BP+200]; AL $\leftarrow$ [SS: BP+200]

- Chế độ địa chỉ tương đối chỉ số: Một toán hạng là địa chỉ của ô nhớ:
 - Địa chỉ của ô nhớ được tạo bởi việc sử dụng thanh ghi cơ sở SI hoặc DI và 1 hằng số
 - Hằng số trong địa chỉ tương đối cơ sở biểu diễn các giá trị dịch chuyển được dùng để tính địa chỉ hiệu dụng của các toán hạng trong các vùng nhớ DS
 - Toán hạng còn lại có thể là thanh ghi (không được là ô nhớ)

VD: MOV AL,[SI +100]; AL $\leftarrow$ [DS :SI+100]

MOV AL,[DI +200]; AL $\leftarrow$ [DS :DI+200]

- Chế độ địa chỉ tương đối chỉ số cơ sở :Một toán hạng là địa chỉ của ô nhớ :
 - Địa chỉ của ô nhớ được tạo bởi việc sử dụng các thanh ghi BX + SI/DI (đoạn DS) hoặc BP + SI/DI (đoạn SS) và 1 hằng số
 - Hằng số trong địa chỉ tương đối cơ sở biểu diễn các giá trị dịch chuyển được dùng để tính địa chỉ hiệu dụng của các toán hạng trong các vùng nhớ DS và SS
 - Toán hạng còn có thể là thanh ghi (Ko được là ô nhớ)

VD : MOV AL,[BL + SI + 100] ; AL $\leftarrow$ [DS : BX + SI +100]


MOV AL,[BP + DI + 200] ; AL $\leftarrow$ [SS : BP + DI +200]

Câu 28: Hoạt động ngắt là gì và phân loại ngắt của VXL Intel 8086

- Ngắt :
 - LÀ 1 sự kiện mà CPU tạm dừng thực hiện 1 chương trình để thực hiện 1 đoạn chương trình khác theo yêu cầu từ bên ngoài
 - Thông thường các yêu cầu từ bên ngoài thường xuất phát từ các thiết bị vào ra. Các yêu cầu này gọi là yêu cầu ngắt
 - Đoạn chương trình CPU thực hiện trong thời gian ngắt được gọi là chương trình con phục vụ ngắt
- Phân loại:
 - Ngắt cứng: là các ngắt được kích hoạt bởi các bộ phận phần cứng gửi đến chân NMI và INTR của CPU
 - Ngắt mềm: là các ngắt được kích hoạt bởi các chương trình thông qua lệnh gọi ngắt INT <N> (N=0-255)

- Các ngắt ngoại lệ: Là các ngắt do các lỗi này sinh trong quá trình hoạt động của CPU (ngắt chia cho 0, ngắt tràn)

Câu 29: Trình bày quá trình xử lý ngắt của VXL Intel 8086



Khi nhận được yêu cầu ngắt, CPU thực hiện các việc:

- Hoàn tất lệnh đang thực hiện của chương trình chính
- Lưu giá trị của thanh ghi cờ FR vào ngăn xếp
- Xóa cờ ngắt IF và cờ bắt TF
- Lưu giá trị của các thanh ghi CS và IP vào ngăn xếp
- Từ số hiệu ngắt N, lấy địa chỉ của chương trình con phục vụ ngắt từ bảng vector ngắt