



金修安 数字后端实习生

Physical Design | RTL-to-GDS | STA/PnR/存储子系统

出生年份: 2002 | 电话: 18860471691 | 邮箱: 3337179391@qq.com

求职意向: 数字后端实习 / Physical Design Intern

教育背景

安徽大学	集成电路工程	专业硕士	2024.09 - 2027.07
安徽大学	微电子科学与工程	学士	2020.09 - 2024.07

核心能力

已完成 I2C 模块中后端实践、APB SRAM 数字验证、AHB I-Cache 数字验证项目; 熟悉 Verilog/SystemVerilog RTL 分析与调试, 了解 DC 综合、Formality 等价性检查、PrimeTime STA、ICC2 PnR 的基础流程, 掌握 SDC 约束、setup/hold 时序分析、Floorplan、Placement、Routing、GDS/DEF 结果检查等基本概念; 能够围绕 RTL 逻辑、约束文件、时序报告、布局布线结果、协议时序和数据一致性进行分析, 并通过日志、波形和工具报告定位问题。

项目经历

项目 03 | AHB I-Cache 数字验证 已完成

关键词: AHB | I-Cache | UVM | Hit/Miss | Refill | SRAM | 实现理解

- 项目完成: 完成 AHB I-Cache 验证环境与主流程联调, 贯通激励发送、DUT 响应、Monitor 采集、Scoreboard 比对和仿真回归路径。
- 环境结构: 围绕 Master/Slave Agent、i_cache_en 使能接口、Sequence、Monitor、Scoreboard/Reference Model 梳理模块级验证框架。
- 核心场景: 构造顺序取指、Cache Hit/Miss、Miss Refill、跨 Cache Line、Back-to-back 访问、slave wait state 插入等测试。
- 检查机制: 通过 Scoreboard 检查返回数据、响应时序与 Cache 状态转移一致性, 结合波形定位握手、延迟和状态机跳转问题。
- 覆盖闭环: 完成 cache_en 切换、HSIZE/HBURST 组合、边界地址、bypass/异常响应等覆盖点与测试用例。

项目 02 | APB SRAM 数字验证

已完成

关键词: APB | SRAM | RTL/时序 | 地址译码 | 存储访问 | 边界地址

- 协议时序: 分析 APB Setup/Access 两阶段传输, 搭建 APB Master 激励, 支持 APB Write/Read、连续访问与随机访问。
- 参考模型: 建立 SRAM Reference Model, 写事务更新期望内存, 读事务取 expected data 与 DUT 的 PRDATA 自动比对。
- 测试场景: 覆盖单次/连续读写、随机地址、同地址覆盖写、边界地址、非法访问、等待周期插入等场景。
- 检查内容: 检查 PREADY、PSLVERR、地址译码、读写一致性和握手时序, 避免只看最终读数、不看协议有效周期。
- 问题定位: 围绕读写数据不一致问题, 按握手完成、地址译码、参考模型更新、PRDATA 返回延迟的顺序进行定位。

项目 01 | I2C 模块中后端实践

已完成

关键词: I2C | RTL | 前/后仿真 | 综合/约束 | 时序报告

- 协议与功能: 参与 I2C 从机模块实践, 支持系统寄存器读写与最高 400kHz 串行传输, 梳理 SCL/SDA、START/STOP、ACK/NACK 与读写控制时序。
- RTL 分析: 阅读从机顶层、reg_mem 等 RTL, 结合状态机和 detect_start/stop、wr_en、rd_en、cnt_bit 等信号分析关键控制路径。
- 仿真场景: 分析单独写、连续写、随机读、连续读, 以及寄存器地址匹配/不匹配时状态机跳转和数据返回行为。
- 实现视角: 参与综合、约束检查、时序报告查看与实现结果分析, 关注低速串行接口采样、状态机路径、寄存器读写路径和后端时序收敛影响。

个人优势

- 实现理解: 具备 RTL 阅读、约束/时序报告查看、测试点拆解与波形定位能力, 能够从功能逻辑到实现结果形成基本分析闭环。
- 项目路线: 已完成 I2C 接口模块、APB SRAM 存储外设、AHB I-Cache 缓存子系统相关实践, 理解总线协议、存储访问路径与后端实现之间的关联。
- 实现理解: 具备 RTL 阅读、约束/时序报告查看、测试点拆解与波形定位能力, 能够从功能逻辑到实现结果形成基本分析闭环。
- 项目路线: 已完成 I2C 接口模块、APB SRAM 存储外设、AHB I-Cache 缓存子系统相关实践, 理解总线协议、存储访问路径与后端实现之间的关联。