# طراحی و پیادهسازی ضربکنندهٔ ماتریس توسط Verilog

احمد سلیمی ۱، کیمیا نوربخش ۱، ساعی سعادت ۱، علیرضا حسینپور ۱ ۱ دانشگاه صنعتی شریف، دانشکده مهندسی کامپیوتر

> چکیدہ— کلمات کلیدی—

#### ۱. مقدمه

هدف این پروژه، طراحی، شبیهسازی و سنتز یک ضرب کنندهٔ ماتریس با زبان وریلاگ است. از کاربردهای چنین ضرب کنندهای میتوان به آموزش مدلهای شبکههای عصبی ۱ اشاره کرد. از آنجایی که ماتریس وزنها در شبکههای عصبی ابعاد بالایی دارند، طراحی یک ضرب کننده که هم بتواند در زمان کوتاه پاسخ را آماده کند و هم از نظر سخت افزاری بهینه باشد، از اهمیت بالایی برخوردار است.

روشی که در این پروژه به کاربرده شده است، تقسیم بندی ماتریس به بلوکهای مربعی و استفاده از خاصیت بلوکی در ضرب ماتریسها است. ساختار این ضرب کننده از ۴ لایه تشکیل شده است. بالاترین لایه، لایه ضرب کننده ماتریس موازی است، لایه بعدی ضرب کننده ماتریس سطری و ستونی است. لایه سوم ضرب کننده ماتریس ترتیبی و لایه آخر ضرب کننده و جمع کننده floating point است.

در ادامه و در بخش ۲، ابتدا به معماری سیستم و نحوه طراحی ماژولهای آن پرداخته میشود. در بخش ۳، به نحوه انجام شبیهسازیها و نتایج حاصل از آنها پرداخته شده است و در نهایت، در بخش ۴، به نحوه انجام عملیات سنتز این سیستم روی FPGA و نتایج حاصل اشاره شدهاست.

#### ۲. معماری سیستم

معماری این سیستم، از سه لایهٔ اصلی تشکلی شدهاست. در ادامه، معماری و جزئیات هر یک از این لایهها، توضیح داده شده است.

برای ارتباط بین تمامی ماژولها، برای اطمینان از این که ورودی و خروجیها هنگام استفاده شدن تغییر نمی کنند و

<sup>1</sup>Neural Networks

مقدار صحیحی دارند، برای هر کدام دو سیگنال stable

#### ۲.۱. ضرب کنندهٔ ماتریس ترتیبی

در این ماژول مانند ضرب ماتریسی عادی، دو ماتریسی عادی، دو ماتریس  $m \times m$  را در هم ضرب می کنیم. می دانیم که برای به دست آوردن درایه ij حاصلضرب، باید سطر i ام ماتریس اول را در ستون ij ام ماتریس دوم ضرب کنیم. برای این موضوع به ازای هر ij هر ij هر ij هر ij داریم:

$$R_{ij} = \sum_{k=\cdot}^{m} A_{ik} \times B_{kj}$$


که در آن، R ماتریس  $m \times m$  حاصل ضرب است. در این ماژول برای محاسبه جمع و ضربها، از ماژولهای جمع کننده و ضرب کننده اعشاری  $^{7}$  استفاده می کنیم. ماژول ضرب کنندهٔ ماتریس ترتیبی  $^{7}$  این فرایند را در قالب یک ماشین حالت انجام می دهد. برای محاسبه درایه i,j ام، یک accumulator برای نگه داری جواب نهایی در نظر می گیریم و سپس به ازای هر k, ابتدا با استفاده از ماژول FP—multiplier حاصل  $A_{ik} \times B_{kj}$  را محاسبه می کنیم و با استفاده از ماژول FP—Adder به ازای k های مختلف جواب را آیدیت می کنیم.

شکل ۱ بلوک دیاگرام ضربکنندهٔ ماتریس ترتیبی را نشان میدهد. باید توجه کرد که حافظهای که حاوی ماتریسهای ورودی و ماتریس جواب است، در خارج این ماژول قرار دارد. در نتیجه، واحد کنترل در این ماشین

و acknowledge در نظر می گیریم. نحوه ی استفاده از آنها بدین گونه است که ماژولی که مقدار را دارد و می خواهد آن را پاس بدهد، با استفاده از سیگنال stable به ماژول گیرنده اعلام می کند که ورودی آماده ی استفاده است، سپس ماژول گیرنده با استفاده از سیگنال acknowledge اعلام می کند که ورودی را با موفقیت دریافت کرده و ماژول فرستنده می تواند آن را تغییر دهد.

<sup>&</sup>lt;sup>2</sup>floatng point adder and multiplier

<sup>&</sup>lt;sup>3</sup> sequential matrix multiplier



شكل ١: بلوك دياگرام ضربكنندهٔ ماتريس ترتيبي.

حالت محدود  $^{\dagger}$  اندیسهای درایههای موردنیاز خود، یعنی  $a_i, a_j, b_i, b_j, z_i, z_j$  را تعیین می کند، و مقادیر مربوط به هر درایه در ماتریسهای ورودی در  $a_{in}$  و  $a_{in}$  و گرفته، و مقدار  $a_{in}$  نیز در ماتریس جواب قرار دادهمی شود.

# ۲.۲. ضرب کنندهٔ ماتریس سطری در ستونی


وظیفهٔ این ماژول، این است که با استفاده از یک ماژول ضرب کنندهٔ ماتریس ترتیبی، حاصل ضرب یک ماتریس سطری  $m \times m$  در یک ماتریس سطوی  $m \times m$  را محاسبه کند. حاصل این ضرب، یک ماتریس خواهد بود.

برای انجام این کار، ابتدا ماتریس  $m \times m$  به  $\lceil \frac{n}{m} \rceil$  ماتریس  $m \times m$  تقسیمبندی می شود. مشابهاً ماتریس  $m \times m$  نیز به  $m \times m$  تقسیمبندی می شود. حال با استفاده از ماژول ضرب کننده ماتریس ترتیبی و با توجه به این که قاعده ضرب بلوکی در ماتریسها برقرار است، هر یک از این ماتریسهای  $m \times m$  به مانند یک عدد در نظر گرفته می شود و ماتریسهای متناظر به ترتیب در هم ضرب می شوند.


شکل ۲ بلوک دیاگرام ضرب کنندهٔ ماتریس سطری در ستونی است. اندیسهای  $a_i$  و  $a_i$  مستقیماً از ضرب کنندهٔ ماتریس ترتیبی حاصل می شوند، اما دیگر اندیسها بصورت

$$a_j = mk + a_{j_{\text{seq}}}$$
$$b_i = mk + b_{i_{\text{seq}}}$$

محاسبه می شوند، که در آن، k مشخص می کند که چندمین ماتریس  $m \times m$  در هر لحظه در حال محاسبه



شکل ۲: بلوک دیاگرام ضربکنندهٔ ماتریس سطری در ستونی.



شکل ۳: روش محاسبهٔ حاصل ضرب یک بلوک از ماتریس جواب، توسط یک ضرب کنندهٔ ماتریس سطری در ستونی.


ضرب است، و  $a_{jseq}$  و اندیسهایی هستند که ضربکنندهٔ ماتریس ترتیبی تعیین کردهاست.

#### ۲.۳. ضرب کنندهٔ ماتریس موازی

این ماژول دو ماتریس  $n \times n$  را به صورت موازی در هم ضرب می کند. به این صورت که ابتدا این ماتریس، به  $^1 \Gamma_m^n$  ماتریس  $m \times m$  تقسیمبندی می شود. سپس مطابق شکل  $m \times m$  هر بلوک  $m \times m$  از ماتریس حاصل ضرب، توسط یک ضرب کنندهٔ ماتریس سطری در ستونی، بصورت موازی با دیگر بلوکهای حاصل ضرب، محاسبه می شود. در نتیجه، در این لایه، به تعداد  $^1 \Gamma_m^n$ ، ضرب کنندهٔ ماتریس سطری در ستونی ساخته می شود.

شکل ۴ بلوک دیاگرام ضرب کنندهٔ ماتریس موازی را نمایش می دهد. حافظهٔ ماتریس های ورودی و خروجی در

<sup>&</sup>lt;sup>4</sup>Finite State Machine



شکل ۵: ساختار درختی سیستم.


## ۳. شبیهسازی و نتایج

برای هر یک از ماژولهای شرح داده شده در بخش قبل، یک Testbench نوشته شدهاست. مقادیر ورودی، در قالب فایلهای باینری در پوشهٔ data موجود اند و در ابتدای اجرای شبیهسازی، از فایلهای مربوطه خوانده شده و در حافظه نوشته میشوند. همچنین پس از اجرای عملیات ضرب ماتریس، خروجی حاصل در فایل sim\_out.bin نوشته میشود.

برای بررسی و مقایسهٔ پاسخهای حاصل از شبیهسازی، یک مدل طلایی توسط زبان پایتون نوشته شدهاست که ورودیها و خروجی حاصل از شبیهسازی را دریافت کرده، و پاسخ صحیح را با پاسخ به دست آمده مقایسه می کند. اجرای مدل طلابی، توسط دستور زیر قابل انجام است.

```
python gold_standard/model.py data/<input_a
   address> data/<input_b address> <sim_out.bin
   address> <n> <k> <m>
```

در ادامه به هر کدام از Testbench به تفصیل



شکل ۴: بلوک دیاگرام ضربکنندهٔ ماتریس موازی.

این ماژول موجود است، اما به علت پیچیدگی اتصالات مربوط به این حافظهها، از نمایش آنها در بلوک دیاگرام صرف نظر شدهاست.

در نهایت، ساختار درختی کل سیستم در شکل ۵ نمایش دادهشده است.

يرداخته مي شود.

#### ۳.۱. ضرب کنندهٔ ماتریس ترتیبی

برای آزمایش و شبیه سازی این ماژول، دو ماتریس  $\mathbf{f} \times \mathbf{f}$  به صورت زیر در هم ضرب شدند.

```
\begin{bmatrix} 1 & 7 & 7 & 7 \\ \Delta & 5 & 7 & \lambda \\ 9 & 1 & 11 & 17 \\ 17 & 17 & 10 & 15 \end{bmatrix} \cdot \begin{bmatrix} 7 & \cdot & \cdot & \cdot \\ \cdot & 7 & \cdot & \cdot \\ \cdot & \cdot & 7 & \cdot \end{bmatrix} = \begin{bmatrix} 7 & 7 & 5 & \lambda \\ 1 & 17 & 17 & 17 & 17 \\ 1\lambda & 7 & 77 & 77 \\ 75 & 7\lambda & 7 & 77 \end{bmatrix} (1)
```

در این Testbench، ابتدا ورودی ها از فایل های مربوطه خوانده شده، سپس سیگنال start مربوط به ضرب کنندهٔ ماتریس ترتیبی فعال می شود. پس از فعال شدن سیگنال done در ماژول ضرب کننده، نتیجهٔ حاصل در فایل خروجی نوشته می شود. نتیجهٔ اجرای مدل طلابی نیز بصورت زیر است.

```
> python .\gold_standard\model.py .\data\
       square_input_a.bin .\data\square_input_b.bin
       .\sim_out.bin 4 4 4
2 A:
3 [[ 1. 2. 3. 4.]
4 [ 5. 6. 7. 8.]
5 [ 9. 10. 11. 12.]
6 [13. 14. 15. 16.]]
  [[2. 0. 0. 0.]
  [0. 2. 0. 0.]
10 [0. 0. 2. 0.]
11 [0. 0. 0. 2.]]
  Actual:
13 [[ 2. 4. 6. 8.]
14 [10. 12. 14. 16.]
15 [18. 20. 22. 24.]
16 [26. 28. 30. 32.]]
  Expected:
18 [[ 2. 4. 6. 8.]
  [10. 12. 14. 16.]
20 [18. 20. 22. 24.]
21 [26. 28. 30. 32.]]
```

# ۳.۲. ضرب کنندهٔ ماتریس سطری در ستونی

برای آزمایش و شبیهسازی این ماژول، دو ماتریس  $\mathsf{x} \times \mathsf{A}$  و  $\mathsf{x} \times \mathsf{A}$  به صورت زیر در هم ضرب شدند.

در این Testbench، ابتدا ورودی ها از فایل های مربوطه خوانده شده، سپس سیگنال start مربوط به

ضرب کنندهٔ ماتریس ترتیبی فعال میشود. پس از فعال شدن سیگنال done در ماژول ضرب کننده، نتیجهٔ حاصل در فایل خروجی نوشته میشود. نتیجهٔ اجرای مدل طلابی نیز بصورت زیر است.

```
> python .\gold_standard\model.py .\data\row_input
       .bin .\data\col_input.bin .\sim_out.bin 4 8 4
2 A:
3 [[1. 2. 3. 4. 5. 6. 7. 8.]
4 [1. 2. 3. 4. 5. 6. 7. 8.]
5 [1. 2. 3. 4. 5. 6. 7. 8.]
6 [1. 2. 3. 4. 5. 6. 7. 8.]]
 8 [[1.5 0. 0. 0.]
9 [0. 1.5 0. 0.]
10 [0. 0. 1.5 0.]
11 [0. 0. 0. 1.5]
12 [1.5 0. 0. 0.]
13 [0. 1.5 0. 0.]
14 [0. 0. 1.5 0.]
15 [0. 0. 0. 1.5]]
16 Actual:
17 [[ 9. 12. 15. 18.]
18 [ 9. 12. 15. 18.]
19 [ 9. 12. 15. 18.]
20 [ 9. 12. 15. 18.]
21 Expected:
22 [[ 9. 12. 15. 18.]
23 [ 9. 12. 15. 18.]
24 [ 9. 12. 15. 18.]
25 [ 9. 12. 15. 18.]]
```

# ٣.٣. ضرب کنندهٔ ماتریس موازی

برای آزمایش و شبیهسازی این ماژول، همان دو ماتریس رابطه ۱ در هم ضرب شدهاند. اما تفاوت در این جا این است که در این حالت هر یک از ماتریسها، به چهار ماتریس  $Y \times Y$  تقسیم شدهاند. ( n = Y )

در این Testbench، ابتدا ورودی ها از فایل های مربوطه خوانده شده، سپس سیگنال start مربوط به ضرب کنندهٔ ماتریس ترتیبی فعال می شود. پس از فعال شدن سیگنال done در ماژول ضرب کننده، نتیجهٔ حاصل در فایل خروجی نوشته می شود. نتیجهٔ اجرای مدل طلابی نیز بصورت زیر است.

```
> python .\gold_standard\model.py .\data\
       square_input_a.bin .\data\square_input_b.bin
       .\sim_out.bin 4 4 4
2 A:
3 [[ 1. 2. 3. 4.]
4 [ 5. 6. 7. 8.]
5 [ 9. 10. 11. 12.]
6 [13. 14. 15. 16.]]
7 B:
8 [[2. 0. 0. 0.]
  [0. 2. 0. 0.]
10 [0. 0. 2. 0.]
11 [0. 0. 0. 2.]]
12 Actual:
13 [[ 2. 4. 6. 8.]
14 [10. 12. 14. 16.]
15 [18. 20. 22. 24.]
16 [26. 28. 30. 32.]]
17 Expected:
18 [[ 2. 4. 6. 8.]
```

Property Name	Value	
Evaluation Development Board	None Specified	~
Product Category	All	~
Family	Spartan6	~
Device	XC6SLX150	~
Package	FGG484	~
Speed	-3	~
Top-Level Source Type	HDL	
Synthesis Tool	XST (VHDL/Verilog)	~
Simulator	ISim (VHDL/Verilog)	~
Preferred Language	Verilog	~
Property Specification in Project File	Store all values	~
Manual Compile Order		
VHDL Source Analysis Standard	VHDL-93	~
Enable Message Filtering		

شكل ۶: تنظيمات FPGA.

```
19 [10. 12. 14. 16.]
20 [18. 20. 22. 24.]
21 [26. 28. 30. 32.]]
22 True
```

### ۴. سنتز بر روی FPGA و نتایج

با استفاده از نرمافزار XilinxISE، پروژهای بروژهای برای یک FPGA با تسنظییماتی که در شکل ۶ نمایش داده شده است، ساخته شد. FP\_multiplier.v ،FP\_adder.v روژه اصافه row\_col\_multiplier.v ،sequential\_matrix\_multiplier.v و ماژول parallel\_matrix\_multiplier.y به عنوان و ماژول System Top

پس از تعیین منابع پروژه، System Top سنتز شد. نتایج بدست آمده از سنتز و همچنین طرحهای شماتیک مدار نهایی در ادامه آمدهاند.

#### ۵. نتیجهگیری

parallel_matrix_multiplier Project Status				
Project File:	Matrix_multiplier.xise	Parser Errors:	No Errors	
Module Name:	parallel_matrix_multiplier	Implementation State:	Synthesized	
Target Device:	xc6slx150-3fgg484	• Errors:	No Errors	
Product Version:	ISE 14.7	• Warnings:	122 Warnings (0 new)	
Design Goal:	Balanced	Routing Results:		
Design Strategy:	Xilinx Default (unlocked)	• Timing Constraints:		
Environment:	System Settings	• Final Timing Score:		

Device Utilization Summary (estimated values)			
Logic Utilization	Used	Available	Utilization
Number of Slice Registers	2932	184304	1%
Number of Slice LUTs	4508	92152	4%
Number of fully used LUT-FF pairs	2261	5179	43%
Number of bonded IOBs	40	338	11%
Number of BUFG/BUFGCTRLs	1	16	6%
Number of DSP48A1s	16	180	8%

Detailed Reports				[-]	
Report Name	Status	Generated	Errors	Warnings	Infos
Synthesis Report	Current	Sat Feb 6 17:29:47 2021	0	122 Warnings (0 new)	423 Infos (0 new)
Translation Report					
Map Report					
Place and Route Report					
Power Report					
Post-PAR Static Timing Report					
Bitgen Report					

Secondary Reports		[-]
Report Name	Status	Generated
Post-Synthesis Simulation Model Report	Current	Sat Feb 6 17:45:44 2021

**Date Generated:** 02/06/2021 - 17:50:30