# **طراحی و پیادهسازی ضربکنندهٔ ماتریس توسط Verilog**

احمد سلیمی ۱، کیمیا نوربخش ۱، ساعی سعادت ۱، علیرضا حسینپور ۱ ۱ دانشگاه صنعتی شریف، دانشکده مهندسی کامپیوتر

#### ۱. مقدمه

هدف این پروژه، طراحی، شبیهسازی و سنتز یک ضربکنندهٔ ماتریس با زبان وریلاگ است. از کاربردهای چنین ضربکنندهای می توان به آموزش مدلهای شبکههای عصبی ۱ اشاره کرد. از آنجایی که ماتریس وزنها در شبکههای عصبی ابعاد بالایی دارند، طراحی یک ضربکننده که هم بتواند در زمان کوتاه پاسخ را آماده کند و هم از نظر سخت افزاری بهینه باشد، از اهمیت بالایی برخوردار است.

روشی که در این پروژه به کاربرده شده است، تقسیم بندی ماتریس به بلوکهای مربعی و استفاده از خاصیت بلوکی در ضرب ماتریسها است. ساختار این ضرب کننده از ۴ لایه تشکیل شده است. بالاترین لایه، لایه ضرب کننده ماتریس موازی است، لایه بعدی ضرب کننده ماتریس سطری و ستونی است. لایه سوم ضرب کننده ماتریس ترتیبی و لایه آخر ضرب کننده و جمع کننده floating point است.

در ادامه و در بخش ۲/ ابتدا به معماری سیستم و نحوه طراحی ماژولهای آن پرداخته میشود. در بخش ۳/ به نحوه انجام شبیهسازیها و نتایج حاصل از آنها پرداخته شده است و در نهایت، در بخش ۴/ به نحوه انجام عملیات سنتز این سیستم روی FPGA و نتایج حاصل اشاره شدهاست.

#### ۲. معماری سیستم

معماری این سیستم، از سه لایهٔ اصلی تشکیل شدهاست. در ادامه، معماری و جزئیات هر یک از این لایهها، توضیح داده شده است. همچنین این سیستم توسط زبان Verilog پیاده سازی شدهاست که کدهای مربوطه، در پوشهٔ src از ریپازیتوری گیتهاب ۲ این پروژه، قابل دسترسی است.

برای ارتباط بین تمامی ماژولها، برای اطمینان از این که

ورودی و خروجیها هنگام استفاده شدن تغییر نمی کنند و مقدار صحیحی دارند، برای هر کدام دو سیگنال stable استفاده در نظر گرفته شدهاست. نحوهی استفاده از آنها بدین گونه است که ماژولی که مقدار را دارد و میخواهد آنرا پاس بدهد، با استفاده از سیگنال stable به ماژول گیرنده اعلام می کند که ورودی آمادهی استفاده از سیگنال استفاده از سیگنال عرفده است، سپس ماژول گیرنده با استفاده از سیگنال عداده ورودی را با موفقیت دریافت کرده و ماژول فرستنده می تواند آن را تغییر دهد.

# ۲.۱. ضرب کنندهٔ ماتریس ترتیبی

در این ماژول مانند ضرب ماتریسی عادی، دو ماتریسی عادی، دو ماتریس  $m \times m$  در هم ضرب میشوند. برای به دست آوردن درایه ij حاصل ضرب، باید سطر i ام ماتریس اول در ستون i ام ماتریس دوم ضرب شود. برای این موضوع به ازای هر  $i \le m, 1 \le j \le m$  داریم:

$$R_{ij} = \sum_{k=\cdot}^{m} A_{ik} \times B_{kj}$$

که در آن، R ماتریس  $m \times m$  حاصل ضرب است. در این ماژول برای محاسبه جمع و ضربها، از ماژولهای جمع کننده و ضرب کننده اعشاری  $^{7}$  استفاده شده است. ماژول ضرب کنندهٔ ماتریس ترتیبی  $^{7}$  این فرایند را در قالب یک ماشین حالت انجام می دهد. برای محاسبه درایه i,j می accumulator یک ماشین حالت انجام برای نگه داری جواب نهایی در نظر ام، یک  $^{7}$  محاسبه و سپس به ازای هر  $^{7}$ , ابتدا با استفاده از ماژول  $^{7}$  حاصل  $^{7}$  حاصل  $^{7}$  محاسبه شده و با استفاده از ماژول  $^{7}$  حاصل  $^{7}$  به ازای  $^{7}$  های مختلف جواب به روزرسانی می شود.


شکل ۱ بلوک دیاگرام ضرب کنندهٔ ماتریس ترتیبی را نشان میدهد. باید توجه کرد که حافظهای که حاوی ماتریسهای ورودی و ماتریس جواب است، در خارج این

<sup>&</sup>lt;sup>3</sup> floatng point adder and multiplier

<sup>&</sup>lt;sup>4</sup>sequential matrix multiplier

<sup>&</sup>lt;sup>1</sup>Neural Networks

<sup>&</sup>lt;sup>2</sup>https://github.com/kimianoorbakhsh/Verilog-Matrix-Multiplier



شکل ۲: بلوک دیاگرام ضربکنندهٔ ماتریس سطری در ستونی.

current\_element[31:0]

z\_out[31:0]

b in[31:0]

b in[31:0]

current\_element[31:0]

انديسها بصورت

z\_out[31:0]

$$a_j = mk + a_{jseq}$$
$$b_i = mk + b_{iseq}$$

محاسبه می شوند، که در آن، k مشخص می کند که چندمین ماتریس  $m \times m$  در هر لحظه در حال محاسبه ضرب است، و  $a_{jseq}$  و  $a_{jseq}$  اندیس هایی هستند که ضرب کنندهٔ ماتریس ترتیبی تعیین کرده است.

زمان اجرای ضرب ماتریس در این ماژول،  $O(nm^{\Upsilon})$  است. همچنین از آنجایی که در این ماژول صرفا از یک ضربکنندهٔ ترتیبی استفاده شدهاست، مساحت مورد استفاده O(1) است.

# ۲.۳. ضرب کنندهٔ ماتریس موازی

این ماژول دو ماتریس  $n \times n$  را به صورت موازی در هم ضرب می کند. به این صورت که ابتدا این ماتریس، به  $\lceil \frac{n}{m} \rceil$  ماتریس  $m \times m$  تقسیمبندی می شود. سپس مطابق شکل m, هر بلوک  $m \times m$  از ماتریس حاصل ضرب، توسط یک ضرب کنندهٔ ماتریس سطری در ستونی، بصورت موازی با دیگر بلوکهای حاصل ضرب، محاسبه می شود. در نین لایه، به تعداد  $\lceil \frac{n}{m} \rceil$ , ضرب کنندهٔ ماتریس سطری در ستونی ساخته می شود.

 $O(m^7)$  زمان اجرای ضرب ماتریس در این ماژول، است. همچنین مساحت مورد استفاده O(1) است.

حالت محدود <sup>۵</sup> اندیسهای درایههای موردنیاز خود، یعنی

را تعیین می کند، و مقادیر مربوط به هر  $a_i, a_j, b_i, b_j, z_i, z_j$ 

درایه در ماتریسهای ورودی در  $a_{in}$  و  $b_{in}$  قراره گرفته، و

مقدار  $z_{out}$  نیز در ماتریس جواب قرار دادهمی شود.


#### ۲.۲. ضرب کنندهٔ ماتریس سطری در ستونی

وظیفهٔ این ماژول، این است که با استفاده از یک ماژول ضرب کنندهٔ ماتریس ترتیبی، حاصل ضرب یک ماتریس سطری  $m \times m$  در یک ماتریس ستونی  $m \times m$  را محاسبه کند. حاصل این ضرب، یک ماتریس خواهد بود.

برای انجام این کار، ابتدا ماتریس  $m \times m$  به  $\lceil \frac{n}{m} \rceil$  ماتریس  $m \times m$  تقسیمبندی می شود. مشابها ماتریس  $m \times m$  نیز به  $m \times m$  تقسیمبندی می شود. حال با استفاده از ماژول ضرب کننده ماتریس ترتیبی و با توجه به این که قاعده ضرب بلوکی در ماتریسها برقرار است، هر یک از این ماتریسهای  $m \times m$  به مانند یک عدد در نظر گرفته می شود و ماتریسهای متناظر به ترتیب در هم ضرب می شوند.

شکل ۲ بلوک دیاگرام ضرب کنندهٔ ماتریس سطری در ستونی است. اندیسهای  $a_i$  و  $a_i$  مستقیماً از ضرب کنندهٔ ماتریس ترتیبی حاصل می شوند، اما دیگر

<sup>&</sup>lt;sup>5</sup>Finite State Machine



شکل ۳: روش محاسبهٔ حاصل ضرب یک بلوک از ماتریس جواب، توسط یک ضرب کنندهٔ ماتریس سطری در ستونی.

شکل ۴ بلوک دیاگرام ضرب کنندهٔ ماتریس موازی را نمایش می دهد. حافظهٔ ماتریسهای ورودی و خروجی در این ماژول موجود است، اما به علت پیچیدگی اتصالات مربوط به این حافظه ها، از نمایش آنها در بلوک دیاگرام صرف نظر شده است.

زمان اجرای ضرب ماتریس در این ماژول، معادل زمان اجرای یک ضربکنندهٔ سطری در ستونی است که برابر  $O(nm^{\mathsf{T}})$  است. همچنین از آنجایی که در این ماژول از  $O(nm^{\mathsf{T}})$  ماژول ضربکنندهٔ سطری در ستونی استفاده شدهاست، مساحت مورد استفاده  $O((\frac{n}{m})^{\mathsf{T}})$  است.


در نهایت، ساختار درختی کل سیستم در شکل ۵ نمایش دادهشده است.

## ۳. شبیهسازی و نتایج

برای هر یک از ماژولهای شرح داده شده در بخش قبل، یک Testbench نوشته شدهاست. مقادیر ورودی، در قالب فایلهای باینری در پوشهٔ data موجود اند و در ابتدای اجرای شبیهسازی، از فایلهای مربوطه خوانده شده و در حافظه نوشته میشوند. همچنین پس از اجرای عملیات ضرب ماتریس، خروجی حاصل در فایل sim\_out.bin نوشته میشود.

برای بررسی و مقایسهٔ پاسخهای حاصل از شبیهسازی، یک مدل طلابی توسط زبان پایتون نوشته شدهاست که ورودیها و خروجی حاصل از شبیهسازی را دریافت کرده، و پاسخ صحیح را با پاسخ به دست آمده مقایسه می کند. اجرای مدل طلابی، توسط دستور زیر قابل انجام است.

python gold\_standard/model.py data/<input\_a
 address> data/<input\_b address> <sim\_out.bin
 address> <n> <k> <m>



شكل ۴: بلوك دياگرام ضربكنندهٔ ماتريس موازی.

در ادامه به هر کدام از Testbench به تفصیل پرداخته می شود.

# ۳.۱. ضرب کنندهٔ ماتریس ترتیبی

برای آزمایش و شبیهسازی این ماژول، دو ماتریس  $\mathbf{r} \times \mathbf{r}$  به صورت زیر در هم ضرب شدند.

```
18 [[ 2. 4. 6. 8.]
19 [10. 12. 14. 16.]
20 [18. 20. 22. 24.]
21 [26. 28. 30. 32.]]
22 True
```

## ۳.۲. ضرب کنندهٔ ماتریس سطری در ستونی


برای آزمایش و شبیهسازی این ماژول، دو ماتریس  $\mathsf{k} \times \mathsf{k}$  و  $\mathsf{k} \times \mathsf{k}$  به صورت زیر در هم ضرب شدند.

در این Testbench، ابتدا ورودیها از فایلهای مربوطه خوانده شده، سپس سیگنال start مربوط به ضربکنندهٔ ماتریس ترتیبی فعال میشود. پس از فعال شدن سیگنال done در ماژول ضربکننده، نتیجهٔ حاصل در فایل خروجی نوشته میشود. نتیجهٔ اجرای مدل طلابی نیز بصورت زیر است.

```
> python .\gold_standard\model.py .\data\row_input
       .bin .\data\col_input.bin .\sim_out.bin 4 8 4
3 [[1. 2. 3. 4. 5. 6. 7. 8.]
  [1. 2. 3. 4. 5. 6. 7. 8.]
5 [1. 2. 3. 4. 5. 6. 7. 8.]
6 [1. 2. 3. 4. 5. 6. 7. 8.]]
7 B:
8 [[1.5 0. 0. 0.]
9 [0. 1.5 0. 0.]
10 [0. 0. 1.5 0.]
11 [0. 0. 0. 1.5]
12 [1.5 0. 0. 0.]
13 [0. 1.5 0. 0. ]
14 [0. 0. 1.5 0. ]
15 [0. 0. 0. 1.5]]
16 Actual:
17 [[ 9. 12. 15. 18.]
18 [ 9. 12. 15. 18.]
19 [ 9. 12. 15. 18.]
20 [ 9. 12. 15. 18.]]
21 Expected:
22 [[ 9. 12. 15. 18.]
23 [ 9. 12. 15. 18.]
24 [ 9. 12. 15. 18.]
25 [ 9. 12. 15. 18.]]
26 True
```

## ۳.۳. ضرب کنندهٔ ماتریس موازی

برای آزمایش و شبیهسازی این ماژول، همان دو ماتریس رابطه ۱ در هم ضرب شدهاند. اما تفاوت در این جا این است که در این حالت هر یک از ماتریسها، به چهار ماتریس  $Y \times Y$  تقسیم شدهاند. Y = Y



شکل ۵: ساختار درختی سیستم.

```
\begin{bmatrix} 1 & 7 & 7 & 7 \\ \Delta & 5 & Y & \lambda \\ q & 1 & 11 & 17 \\ 17 & 17 & 15 & 15 & 15 \end{bmatrix} \cdot \begin{bmatrix} 7 & \cdot & \cdot & \cdot \\ \cdot & 7 & \cdot & \cdot \\ \cdot & 7 & \cdot & \cdot \\ \cdot & \cdot & 7 & \cdot \end{bmatrix} = \begin{bmatrix} 7 & 7 & 5 & \lambda \\ 1 & 17 & 17 & 17 & 17 \\ 1\lambda & 7 & 77 & 77 \end{bmatrix} (1)
```

در این Testbench، ابتدا ورودیها از فایلهای مربوطه خوانده شده، سپس سیگنال start مربوط به ضرب کنندهٔ ماتریس ترتیبی فعال میشود. پس از فعال شدن سیگنال done در ماژول ضرب کننده، نتیجهٔ حاصل در فایل خروجی نوشته میشود. نتیجهٔ اجرای مدل طلابی نیز بصورت زیر است.

Table I: Device Utilization Summary (estimated values).

| Logic Utilization                                       | Used | Available | Utilization |
|---|------|-----------|-------------|
| Number of Slice Registers                               | 2932 | 184304    | 1%          |
| Number of Slice Registers  Number of Slice LUTs         | 4508 | 92152     | 4%          |
| Number of Since LOTS  Number of fully used LUT-FF pairs | 2261 | 5179      | 43%         |
| Number of bonded IOBs                                   | 40   | 338       | 11%         |
| Number of BUFG/BUFGCTRLs                                | 40   | 16        | 6%          |
|   | 1.0  |           | 8%          |
| Number of DSP48A1s                                      | 16   | 180       | 8%          |

sources به parallel\_matrix\_multiplier.v پیروژه اضافیه شد و ماژول parallel\_matrix\_multiplier به عنوان System Top در نظر گرفته شد. پیس از تعیین منابع پیروژه، System Top سنتز شد. در این سنتز، مقدار پارامتر n برابر n و m برابر n در نظر گرفته شد.

در جدول I مقدار استفاده از بخشهای مختلف FPGA که توسط ابزار سنتز بدست آمدهاست، نشان داده شده است. گزارش زمانی سنتز نیز بصورت زیر میباشد.

```
Timing Summary:

Description:

Timing Summary:

Timing Summary:

Timing Summary:

Speed Grade: -3

Minimum period: 15.993ns (Maximum Frequency:

62.528MHz)

Minimum input arrival time before clock: 2.762ns

Maximum output required time after clock: 5.694ns

Maximum combinational path delay: 7.920ns
```

خروجیهای مربوط به سنتز، در پوشهٔ synthesis موجود است.

#### ۵. نتیجهگیری

در این پروژه به طراحی، پیاده سازی، شبیه سازی و سنتز یک ضرب کننده ماتریسی پرداخته شد. ساختار این ضرب کننده از چند لایه مختلف تشکیل شده است که مهمترین آنها دو لایه هستند. لایه اصلی اول، ضرب کننده ماتریس ترتیبی است که مانند الگوریتم رایج ضرب ماتریسها، حاصلضرب را به صورت ترتیبی محاسبه می کند. لایه اصلی دوم، ضرب کننده ماتریس موازی است که با شکاندن ماتریس به زیر ماتریس های کوچکتر، فرایند ضرب ماتریسی را تا حدی به صورت موازی انجام می دهد.

ویژگی خوب این طراحی این است که می توان با تناسب مقادیر m و n, تعادلی بین زمان اجرای ضرب ماتریسی و میزان سخت افزار مصرف شده به وجود آورد. به این صورت که به ازای n ثابت، هر چه m بزرگتر باشد، عملیات ضرب به سمت کاملا ترتیبی شدن پیش می رود، و هرچه m کوچکتر باشد میزان موازی سازی بیشتر می شود. در نتیجه، هرچه میزان موازی سازی بیشتر شود، مساحت مورد استفاده افزایش می یابد، اما سرعت اجرا نیز بیشتر می شود.

همچنین در نهایت عملیات سنتز انجام شد و مقادیر میزان استفاده از FPGA نیز محاسبه و گزارش شدند. بیشترین میزان فرکانس مدار نیز برابر ۶۲/۵۲۸*MH* است.

| Property Name                          | Value               |   |
|--|---------------------|---|
| Evaluation Development Board           | None Specified      | ~ |
| Product Category                       | All                 | ~ |
| Family                                 | Spartan6            | ~ |
| Device                                 | XC6SLX150           | ~ |
| Package                                | FGG484              | ~ |
| Speed                                  | -3                  | ~ |
|  |                     |   |
| Top-Level Source Type                  | HDL                 |   |
| Synthesis Tool                         | XST (VHDL/Verilog)  | ~ |
| Simulator                              | ISim (VHDL/Verilog) | ~ |
| Preferred Language                     | Verilog             | ~ |
| Property Specification in Project File | Store all values    | ~ |
| Manual Compile Order                   |                     |   |
| VHDL Source Analysis Standard          | VHDL-93             | ~ |
|  |                     |   |
| Enable Message Filtering               |                     |   |
|  |                     |   |
|  |                     |   |

شكل ۶: تنظيمات FPGA.

در این Testbench، ابتدا ورودیها از فایلهای مربوطه خوانده شده، سپس سیگنال start مربوط به ضرب کنندهٔ ماتریس ترتیبی فعال میشود. پس از فعال شدن سیگنال done در ماژول ضرب کننده، نتیجهٔ حاصل در فایل خروجی نوشته میشود. نتیجهٔ اجرای مدل طلابی نیز بصورت زیر است.

```
> python .\gold_standard\model.py .\data\
       square_input_a.bin .\data\square_input_b.bin
       .\sim_out.bin 4 4 4
3 [[ 1. 2. 3. 4.]
4 [ 5. 6. 7. 8.]
5 [ 9. 10. 11. 12.]
  [13. 14. 15. 16.]]
  [[2. 0. 0. 0.]
  [0. 2. 0. 0.]
10 [0. 0. 2. 0.]
[0. 0. 0. 2.]]
  Actual:
  [[ 2. 4. 6. 8.]
  [10. 12. 14. 16.]
  [18. 20. 22. 24.]
  [26. 28. 30. 32.]]
  Expected:
18 [[2. 4. 6. 8.]
19 [10. 12. 14. 16.]
20 [18. 20. 22. 24.]
21 [26. 28. 30. 32.]]
22 True
```

شکل موجها <sup>۶</sup> در بخش ضمیمهها نمایش داده شدهاست.

#### ۴. سنتز بر روی FPGA و نتایج


با استفاده از نرمافزار XilinxISE، پروژهای برای یک FPGA با تنظیماتی که در شکل ۶ نمایش داده شده است، ساخته شد. هایس فایل ۴۲ بایلها ۴۲ بایس فایل ۴۲ بایس فایلها ۴۲ بایس داده بایستان معافرت میلاد. row\_col\_multiplier.v /sequential\_matrix\_multiplier.v

<sup>&</sup>lt;sup>6</sup>waveforms


۶. ضمیمهها

| → /sequential_matrix_multiplier_TB/A          | {001111111000  | {00111 | 111000       | 000000  | 0000000      | 000000 | 0100000      | 000000 | 000000       | 0000000 | 00000   | 1000000 | 0100000      | 0000000 | 000000       | 0000 01 | 00000        | 1000000       | 0000000 | 00000         |
|---|----------------|--------|--------------|---------|--------------|--------|--------------|--------|--------------|---------|---------|---------|--------------|---------|--------------|---------|--------------|---------------|---------|---------------|
| /sequential_matrix_multiplier_TB/B            | {010000000000  | {01000 | 000000       | 0000000 | 0000000      | 000000 | 0000000      | 000000 | 000000       | 0000000 | 00000   | 0000000 | 0000000      | 0000000 | 000000       | 000 000 | 00000        | 000000        | 0000000 | 00000         |
| → /sequential_matrix_multiplier_TB/R          | {010000000000  | {01000 | 000000       | 000000  | 0000000      | 000000 | 0100000      | 010000 | 000000       | 0000000 | 00000 0 | 1000000 | 1100000      | 0000000 | 000000       | 0000    | {01000       | 0000000       | 0000000 | 0000          |
| → /sequential_matrix_multiplier_TB/a_i        | 00             | 11     |              |         |              |        |              |        |              |         |         |         |              |         |              |         | )00          |               |         |               |
| → /sequential_matrix_multiplier_TB/a_j        | 00             | 10     |              |         |              |        | 11           |        |              |         |         |         |              |         |              |         | )00          |               |         |               |
| → /sequential_matrix_multiplier_TB/b_i        | 00             | 10     |              |         |              |        | 11           |        |              |         |         |         |              |         |              |         | )00          |               |         |               |
| → /sequential_matrix_multiplier_TB/b_j        | 00             | 11     |              |         |              |        |              |        |              |         |         |         |              |         |              |         | )00          |               |         |               |
| /sequential_matrix_multiplier_TB/dk           | 1              | யா     | $\mathbf{n}$ | M       | $\mathbf{n}$ | M      | $\mathbf{m}$ | M      | $\mathbf{m}$ | M       | nn      | ட       | $\mathbf{n}$ | டி      | $\mathbf{n}$ | M       | ותת          | $\mathcal{L}$ |         | $\mathcal{M}$ |
| /sequential_matrix_multiplier_TB/clock_period | 10             | 10     |              |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |
| /sequential_matrix_multiplier_TB/done         | St0            |        |              |         |              |        |              |        |              |         |         |         |              |         |              |         | $oxed{oxed}$ | $\uparrow$    |         |               |
| → /sequential_matrix_multiplier_TB/file_id    | -2147483644    | -21474 | 3644         |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |
| → /sequential_matrix_multiplier_TB/i          | 4              | 4      |              |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |
| → /sequential_matrix_multiplier_TB/j          | 4              | 4      |              |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |
| /sequential_matrix_multiplier_TB/m            | 4              | 4      |              |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |
| /sequential_matrix_multiplier_TB/m_len        | 2              | 2      |              |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |
| → /sequential_matrix_multiplier_TB/r_i        | 100            |        |              |         |              |        |              |        |              |         |         |         |              |         |              |         | -            | 000 (00       | 010     | 011           |
| → /sequential_matrix_multiplier_TB/r_j        | 100            |        |              |         |              |        |              |        |              |         |         |         |              |         |              |         | -            |               | 100000  | 100000        |
| /sequential_matrix_multiplier_TB/rst          | 0              |        |              |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |
| /sequential_matrix_multiplier_TB/start        | 1              |        |              |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |
| /sequential_matrix_multiplier_TB/write_done   | St1            |        |              |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |
| /sequential_matrix_multiplier_TB/write_start  | 1              |        |              |         |              |        |              |        |              |         |         |         |              |         |              |         | ╙            |               |         |               |
| → /sequential_matrix_multiplier_TB/z_ack      | 0              |        |              |         |              |        | $\vdash$     |        |              |         |         |         |              |         |              |         | $\Box$       |               |         |               |
| → /sequential_matrix_multiplier_TB/z_i        | 00 •           | 11     |              |         |              |        |              |        |              |         |         |         |              |         |              |         | 00           |               |         |               |
| → /sequential_matrix_multiplier_TB/z_j        | 00             | 11     |              |         |              |        |              |        |              |         |         |         |              |         |              |         | )00          |               |         |               |
| → /sequential_matrix_multiplier_TB/z_out      | 01000000000000 | 000000 | 000000       | 0000000 | 0000000      | 00000  |              |        |              |         |         |         |              |         |              | 01      | )00.         | 0100          | 000000  | 00000         |
| → /sequential_matrix_multiplier_TB/z_stb      | St0            |        |              |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |
| <u> </u>                                      |                |        |              |         |              |        | <u> </u>     |        |              |         |         |         | <del></del>  |         |              |         | <u> </u>     |               |         |               |
| Now   | 24850 ns       |        | 2400         | 00 ns   |              |        | 2420         | 00 ns  |              |         | 2440    | 00 ns   |              |         | 2460         | 00 ns   |              |               | 248     | 800 ns        |
| € / © Cursor 1                                | 0 ns           |        |              |         |              |        |              |        |              |         |         |         |              |         |              |         |              |               |         |               |

شکل ۷: شکل موج شبیهسازی ماژول ضرب کننده ماتریس ترتیبی



شکل ۸: شکل موج شبیهسازی ماژول ضرب کننده ماتریس سطری در ستونی



شکل ۹: شکل موج شبیهسازی ماژول ضربکننده ماتریس موازی