## طراحی و پیادهسازی ضربکنندهٔ ماتریس توسط Verilog

احمد سلیمی ۱، کیمیا نوربخش ۱، ساعی سعادت ۱، علیرضا حسینپور ۱ دانشگاه صنعتی شریف، دانشکده مهندسی کامپیوتر

چکیدہ— کلمات کلیدی—

## ۱. مقدمه ۲. معماری سیستم

معماری این سیستم، از سه لایهٔ اصلی تشکلی شده است. در ادامه، معماری و جزئیات هر یک از این لایهها، توضیح داده شده است.


برای ارتباط بین تمامی ماژولها، برای اطمینان از این که ورودی و خروجیها هنگام استفاده شدن تغییر نمی کنند و مقدار صحیحی دارند، برای هر کدام دو سیگنال stable مقدار صحیحی دارند، برای هر کدام دو سیگنال acknowledge و میخواهد آنرا پاس بدهد، با استفاده از سیگنال و میخواهد آنرا پاس بدهد، با استفاده از سیگنال استفاده است، سپس ماژول گیرنده با استفاده از سیگنال استفاده از سیگنال استفاده از سیگنال عرفده است، سپس ماژول گیرنده با استفاده از سیگنال دریافت کرده و ماژول فرستنده می تواند آن را تغییر دهد.

## ۲.۱. ضرب کنندهٔ ماتریس ترتیبی

در این ماژول مانند ضرب ماتریسی عادی، دو ماتریسی عادی، دو ماتریس  $m \times m$  را در هم ضرب می کنیم. می دانیم که برای به دست آوردن درایه ij حاصلضرب، باید سطر i ام ماتریس اول را در ستون ij ام ماتریس دوم ضرب کنیم. برای این موضوع به ازای هر ij هر ij هر ij این داریم:

$$R_{ij} = \sum_{k=1}^{m} A_{ik} \times B_{kj}$$

که در آن، R ماتریس  $m \times m$  حاصل ضرب است. در این ماژول برای محاسبه جمع و ضربها، از ماژولهای جمع کننده و ضرب کننده اعشاری ۱ استفاده می کنیم. ماژول ضرب کنندهٔ ماتریس ترتیبی ۲ این فرایند را در



شكل ١: بلوك دياگرام ضربكنندهٔ ماتريس ترتيبي.

قالب یک ماشین حالت انجام می دهد. برای محاسبه درایه به این عدوسالم در نبی این محاسبه در نبی این این این به این این این این این این این این در نظر می گیریم و سپس به ازای هر  $A_i$  ابتدا با استفاده از ماژول FP\_multiplier حاصل  $A_{ik} \times B_{kj}$  را محاسبه می کنیم و با استفاده از ماژول FP\_Adder ، به ازای  $A_i$  های مختلف جواب را آپدیت می کنیم.

شکل ۲ بلوک دیاگرام ضربکنندهٔ ماتریس ترتیبی را نشان میدهد. باید توجه کرد که حافظهای که حاوی ماتریسهای ورودی و ماتریس جواب است، در خارج این ماثول قرار دارد. در نتیجه، واحد کنترل در این ماشین حالت محدود  $^{7}$  اندیسهای درایههای موردنیاز خود، یعنی حالت مرود  $^{7}$  را تعیین می کند، و مقادیر مربوط به هر درایه در ماتریسهای ورودی در  $^{7}$  قراره گرفته، و مقدار  $^{7}$  مقدار در ماتریس جواب قرار دادهمی شود.

## ۲.۲. ضرب کنندهٔ ماتریس سطری در ستونی


وظیفهٔ این ماژول، این است که با استفاده از یک ماژول ضرب کنندهٔ ماتریس ترتیبی، حاصل ضرب یک ماتریس سطری  $m \times m$  در یک ماتریس ستونی  $m \times m$  را محاسبه کند. حاصل این ضرب، یک ماتریس خواهد بود.

برای انجام این کار، ابتدا ماتریس  $m \times n$  خود را به  $\lceil \frac{n}{m} \rceil$  تا

<sup>&</sup>lt;sup>1</sup>floatng point adder and multiplier

<sup>&</sup>lt;sup>2</sup>sequential matrix multiplier

<sup>&</sup>lt;sup>3</sup>Finite State Machine



شکل ۲: بلوک دیاگرام ضربکنندهٔ ماتریس سطری در ستونی.

ماتریس  $m \times m$  کنار هم تقسیمبندی می کنیم. مشابها ماتریس  $m \times m$  خود را نیز به  $\lceil \frac{n}{m} \rceil$  تا ماتریس  $m \times m$  بالای هم تقسیمبندی می کنیم. حال با استفاده از ماژول ضرب کننده ماتریس ترتیبی و با توجه به این که قاعده ضرب بلوکی در ماتریسها برقرار است، هر یک از این ماتیسهای  $m \times m$  را به مانند یک عدد در نظر می گیریم و ماتریسهای متناظر را در هم ضرب می کنیم.

۲.۳. ضرب کنندهٔ ماتریس موازی

۳. شبیهسازی و نتایج۴. سنتز و نتایج۵. نتیجهگیری

در صورتی که مقدار n بر m بخش پذیر نباشد، ماتریس را به جای  $n \times n \times n$  در نظر می گیریم و درایههای اضافی را با  $\cdot$  پر می کنیم. در نظر می گیریم و درایههای اضافی را با  $\cdot$  پر می کنیم در نهایت برای ذخیره کردن جواب اندیسها از n فراتر نخواهند رفت در نتیجه جواب  $n \times n$  باقی خواهد ماند.

parallel_matrix_multiplier Project Status						
Project File:	Matrix_multiplier.xise	Parser Errors:	No Errors			
Module Name:	parallel_matrix_multiplier	Implementation State:	Synthesized			
Target Device:	xc6slx150-3fgg484	• Errors:	No Errors			
Product Version:	ISE 14.7	• Warnings:	122 Warnings (0 new)			
Design Goal:	Balanced	Routing Results:				
Design Strategy:	Xilinx Default (unlocked)	• Timing Constraints:				
Environment:	System Settings	• Final Timing Score:				

Device Utilization Summary (estimated values)			
Logic Utilization	Used	Available	Utilization
Number of Slice Registers	2932	184304	1%
Number of Slice LUTs	4508	92152	4%
Number of fully used LUT-FF pairs	2261	5179	43%
Number of bonded IOBs	40	338	11%
Number of BUFG/BUFGCTRLs	1	16	6%
Number of DSP48A1s	16	180	8%

Detailed Reports				[-]	
Report Name	Status	Generated	Errors	Warnings	Infos
Synthesis Report	Current	Sat Feb 6 17:29:47 2021	0	122 Warnings (0 new)	423 Infos (0 new)
Translation Report					
Map Report					
Place and Route Report					
Power Report					
Post-PAR Static Timing Report					
Bitgen Report					

Secondary Reports		
Report Name	Status	Generated
Post-Synthesis Simulation Model Report	Current	Sat Feb 6 17:45:44 2021

**Date Generated:** 02/06/2021 - 17:50:30