果蝇视觉神经网络的 FPGA 实现与验证

摘要

面向连接组视觉网络在小型可编程器件上的部署，本作品以 FlyVis 官方预训练模型为参考，在 Zynq-7020 上实现 45,669 个神经元、1,513,231 条连接的完整 FP32 递推计算。系统保留模型节点、有效连接、权重与 5 ms 时间步，利用类型共享及空间规则生成连接，通过浮点算子复用、上下文交错、流水与预取降低资源和等待开销。OV5640 采集画面后，PS 完成灰度映射及运行控制，PL 执行突触累加和神经状态更新，PC 接收记录、独立核验并展示活动与官方光流读出。结构模板为 34,528 B，较 8 B/边的展开表示缩小 350.61 倍；计算核心名义步时由 71.632 ms 降至 22.014 ms。DDR 环形记录及 PS 调度优化将记录区由 95.953 MiB 降至 11.50 MiB，两次 60 秒实板运行的吞吐由 8.23 提高至 17.83 步/s。另一验收运行连续完成 1,090 步，49,779,210 个状态字与软件参考逐位一致，相机正常关闭。最小复现包已在队友电脑部署成功。成果提供了从视觉输入、完整神经计算到状态追溯的可运行硬件验证平台。

第一部分　作品概述

1.1 功能与特性　系统将摄像头画面映射为 721 项视觉输入，连续计算完整 FlyVis 网络的内部状态。用户可观察 L1/L2 的早期亮暗响应、Mi1/Tm3 和 Tm1/Tm2 通路活动，以及 T4/T5 八个亚型的运动响应。界面同步显示输入、代表性神经元空间形态、区域平均曲线和官方光流读出。每轮采用固定初态，按会话、步号与状态身份保存原始帧、模型输入和全部活动；运行结束后给出完整状态核验结果。显示与记录相互独立，便于现场演示、实验回看和问题定位。

1.2 应用领域　FlyVis 已有连接组约束的网络、预训练参数及生物视觉研究基础[1]。本作品围绕该模型开展硬件实现，面向视觉神经计算教学、算法与电路对照验证、资源受限平台部署研究。工程上需要解决百万级连接的重复存储、浮点流水的数据相关和连续状态交付问题。通过结构生成与算子复用，小型 FPGA 能够承载完整视觉网络，并保留可供检查的中间状态。使用者可将亮暗变化和运动刺激与内部响应对应起来，再结合软件参考评价硬件计算的正确性。

1.3 主要技术特点　连接生成器根据细胞类型、空间位置、偏移及共享权重产生有效连接，保持原始连接顺序。神经计算采用 FP32 逐运算舍入，每步共同读取旧状态，突触电流累加结束后统一进入节点更新。多上下文交错、相关互锁及行预取用于处理流水延迟与存储等待。PS 和 PL 分别管理图像输入、计算及 DDR 记录；64 槽环形缓冲在可靠保存后释放，满槽时等待。输入、状态及固件身份随运行记录保存，使计算、传输与显示结果能够逐步对应。

1.4 主要性能指标　全网 45,669 节点、1,513,231 连接；最终摄像头完整 SoC 为 15,784 LUT、21,124 FF、112 BRAM36 等效块、4 DSP，100 MHz，布线后 WNS＋0.153 ns。既有 60 秒运行最高观察吞吐 17.83 步/s；历史核心周期优化见第三部分。

1.5 主要创新点　①将类型与空间结构转为有序连接生成电路，压缩连接描述；②通过上下文交错、流水与互锁实现完整 FP32 递推；③将 DDR 循环记录、可靠保存与全状态核验贯通，形成可复现的连续视觉计算系统。

1.6 设计流程　冻结模型、输入、初态与数值顺序；验证连接生成和软件参考；开展 RTL 仿真、综合与布线；由操作者加载固件进行单步及连续板测；核对完整状态、正常关闭与记录身份，最后完成展示和异机复现。

第二部分　系统组成及功能说明

2.1 整体介绍




图 1　摄像头与完整神经网络的 PS–PL 系统框图

每步先读取旧神经状态，经 ReLU 计算源输出，按原边顺序完成加权累加；再结合偏置、时间常数与泄漏项执行 5 ms Euler 更新。下一步使用本步全部更新后的状态。FP32 逐运算舍入与原累加顺序共同确定数值语义。

2.2 硬件系统介绍

2.2.1 整体硬件　使用正点原子 Zynq-7020 开发板、OV5640 相机、板载 DDR、以太网及 Windows 电脑。PL 承载视频采集通路、结构化连接生成器、突触累加、节点更新和状态记录模块；PS 负责相机配置、帧管理、输入映射、持久保存及网络通信。相机与神经计算通过 DDR 及控制接口协同工作。

2.2.2 机械设计　采用现成板卡与相机组件，实验时固定相机位置、白色背景和刺激移动区域。拍摄全局照片时同时展示板卡、相机、网线和电脑，便于读者理解信号来源及系统连接。

2.2.3 电路与接口　相机图像通过 HP0 进入 DDR。PS 读取原帧并将中央区域映射为 721 项 FP32 输入，经 AXI 控制与数据接口交给 PL；输入就绪后提交 STEP。PL 完成旧状态读取、突触累加和节点更新，通过 HP1 写出本步输入、45,669 项状态及步号。PS 读取完成标志、周期计数和记录描述信息，校验身份后保存。记录槽只有在可靠保存并确认后才允许复用。




图 2 最终 Vivado Block Design 实际连接图（Vivado 2026.1 原生导出）

2.3 软件系统介绍

2.3.1 软件整体介绍与划分依据　PL 负责重复且时序明确的神经运算；PS 执行相机驱动、输入映射、任务管理与存储控制；PC 执行接收、独立参考核验、官方光流解码及可视化。该划分使神经状态的连续反馈留在板端，同时复用 Linux 驱动、网络和桌面显示能力。官方光流解码器从 FPGA 产生的活动读出二维运动向量，曲线则提取指定细胞类型与区域的平均活动。

2.3.2 软件模块流程　图 3 展示启动、输入映射、STEP、保存与 ACK、接收核验和显示。DirectAreaInput 处理原帧；板端控制器提交 STEP 并读取 DDR 记录；保存线程持久化后释放槽位；PC 按会话和步号发布数据。身份或状态异常时停止，保留记录；网络恢复优先重传已保存文件。

关键输入输出：映射模块为原始帧→721 项 FP32；神经计算为本步输入＋旧完整状态→新完整状态；记录模块为状态＋步号→文件与 ACK；展示模块为已接收记录→输入图、区域曲线、空间形态与二维光流。模型时间每步增加 5 ms，采集时间与页面刷新时间分别记录。




图 3 软件模块流程与关键输入输出

表 1 DDR 记录与 PS 调度优化（60 s 实板，吞吐为原来的 2.17 倍）

比较项目	优化前（R3）	优化后（环形记录）
DDR 记录区/MiB	95.953	11.50（减少 88.01%）
系统步时/ms	121.50	56.09
吞吐/步·s⁻¹	8.23（494 步）	17.83（1,070 步）

同一输入映射、各次实时采集；统计范围为采集与计算循环。

第三部分　完成情况及性能参数

3.1 整体介绍　已完成完整 SoC、BIT/HWH、板端运行程序及电脑展示核验链路。系统由相机、开发板和电脑构成，运行中连续交付实际神经状态，结束后保存验收结果。以下分别展示实物连接、软件界面和量化结果。




图 4 系统实物照片：正面视角（左）与斜侧视角（右）

3.2 工程成果　硬件成果包含神经 RTL、结构参数、SoC 构建脚本和已生成的 BIT/HWH；软件成果包含板端 Notebook、PC 统一启动器、接收与参考核验程序、活动及光流显示页面。1,090 步验收运行已完成全状态零失配和正常相机关闭，最小复现包已在队友电脑部署成功。完整摄像头 SoC 采用 Vivado 2026.1 完成 100 MHz 实现，布线后 WNS 为 +0.153 ns。

3.2.1 机械设计情况　未涉及自主机械设计，系统使用现成开发板、摄像头模块及连接线。

3.2.2 电路设计情况　未涉及自主 PCB 或外围电路设计。FPGA 内部神经计算逻辑与 SoC 集成成果见本节及性能结果。

3.2.3 软件成果　页面支持亮度通路与 T4/T5 八亚型切换，显示同一步视觉输入、神经元空间形态、活动曲线及官方光流。运行与验收面板显示步数、比对结果和相机关闭状态，各轮数据自动留存。




图 5　已有实板记录的连续软件读出：A 为 1005 步，B 为 997 步；光流及 T5 活动按真实采集时间对齐

软件结果说明：图 5 直接绘制已保存的完整活动中 T5 中央 37 点均值，并使用既有 CPU 官方解码结果；曲线不平滑。A/B 会话分别为 c51599e4、fcfecde3，运行身份及曲线 CSV 随包提供。此图展示输入后的活动变化与软件读出，方向功能评价沿用原实验范围。

3.3 特性成果与资源优化

表 2　计算 SoC 与摄像头完整 SoC 布线资源

设计版本与统计范围	LUT	FF	BRAM36 等效	DSP
计算 SoC（10/16）	**6,751**	**6,150**	**102**	**2**
摄像头完整 SoC	15,784	21,124	112	4

计算 SoC 包含连接生成、突触累加、FP32 更新、状态存储及控制；完整 SoC 再集成视频、总线和记录。前者为 10/16、Vivado2026.1.1，后者为 10/26、Vivado2026.1；原始资源/时序报告分别位于 build/history/与 build/。

表 3　计算 SoC 优化（交错、流水、预取与无效坐标跳过）

版本	核心步时 ms	LUT	FF	BRAM36 等效	DSP
早期计算 SoC	71.632	6,407	6,100	101.5	2
优化计算 SoC	22.014	6,751	6,150	102	2

表 3 比较历史同范围计算 SoC，工具 2026.1.1；核心步时＝RTL 周期÷100 MHz。优化后吞吐提高 3.25 倍，LUT 增加 5.37%。完整系统运行另计采集、映射及保存；模型时间每步 5 ms 与实际运行步时分别记录。

连接存储：模板 34,528 B，较展开表缩小 350.61 倍。实板 1,090 步全状态零失配，用时 60.031 s（采集与计算运行段），完成 17 轮 DDR 回绕及 2 步。

表 4 全网 FP32 计算的功耗与每步能耗

对象及版本	统计范围与方法	功率/W	步时/ms	每步/mJ
GPU 10/18	GPU 及显存/NVML 实测	66.75	2.498	166.71
FPGA 核 10/16	核心动态/布线后估算	0.097	22.014	2.14
FPGA 芯片 10/16	PS、PL 及静态/布线后估算	1.788	22.014	39.36

GPU：RTX 5060 Laptop、批量 1，17,460 步/43.607 s＝400.39 步/s；累计能量计数为 154.17 mJ/步，较功率积分低 7.52%。

FPGA 估算条件：10/16 计算 SoC，Vivado 2026.1.1 默认活动率、100 MHz；步时由 RTL 周期换算。每步能耗＝功率×步时。

第四部分　总结

4.1 可扩展之处　后续可在既有数值顺序下增加计算并行度，进一步降低突触累加与节点更新等待；改进 PS 图像映射和记录调度，缩短系统步时。面向应用评价，可固定相机与刺激条件，增加重复实验，量化方向读出、端到端延迟及板级能耗。扩展时仍沿用模型、初态、输入和全状态身份检查，逐项验证性能收益与资源代价。

4.2 心得体会与大模型协作

我们最深的体会是，数值正确、时序收敛和操作者流程必须分别验证。首版跳过无效坐标后数值通过，时序却出现负裕量；因此增加描述符寄存器时，还要同时检查预取与停顿是否对齐。核心周期下降后，系统仍受到输入映射、DDR 保存和 PS 调度影响，不能只看计算核速度。我们保留旧版和失败日志，用固定身份核对改动，只有证据与门槛对应才签收。大模型负责辅助分析、脚本及材料检查，队员确定方案、冻结门槛并操作板卡。本次复核还纠正了旧资源指标混入首页、Word 与包内 PDF 公开状态冲突、中文版海报遗漏英文要求等问题。以下研发案例为日志摘要；本轮实际提示、回答与纠错节选见 report/collaboration_selected.md。

表 5 研发案例及纠错（工程日志摘要，非逐字聊天）

工程环节	案例与证据（档案摘要）
设计目标	保留原边及 FP32 顺序，跳过无效坐标。
首版反馈	数值通过；布线 WNS −1.171 ns，80 个建立端点失败。
修正与验证	增加描述符寄存器，对齐预取与停顿；后续布线 WNS + 0.139 ns。

技能包从实际失败中提炼：时序负裕量提示增加流水寄存器并检查停顿对齐；状态不一致要求先固定输入、初态、权重及更新顺序；功耗范围混淆要求记录设计版本、估算或采样方法、统计范围和步时。每项 Skill 写明触发条件、操作步骤、预期结果、失败处理

与适用边界，再关联原案例的输入、日志和校验记录。复用时先核对工具、板卡及模型身份，按预设门槛判断结果。skill/README.md提供索引，已验证案例以本工程为范围，参数化模板及跨板复用继续单列验证。

4.3 复现说明与交付范围

源码、当前网页、运行入口、构建准备脚本、真实输入与完整状态参考样例、资源时序报告及Skill已提交到GitHub。仓库在2026年11月2日已确认公开且匿名访问正常；公开访问不代表已获得所有第三方再分发许可。

https://github.com/kimilucky-ic/flyvis-fpga-competition

①环境：Windows x64、Python 3.12；沿用已运行的Zynq-7020、OV5640和PYNQ 2.7板端环境。既有28.4 MiB离线包已在队友电脑部署；当前仓库入口的保存样例自检和新会话准备已作软件验证，不等于新实板验收。

②在board/runtime创建并启用Python环境，执行python -m pip install -r requirements.txt，再执行python run.py --check-only，核对保存的721输入与45,669状态样例。

③需要实际实验时执行python run.py --ip <电脑IPv4>，下载新生成的固定Notebook并上传板端；由操作者确认独占、加载及采集。正常结束须同时看到板端NORMAL_CAMERA_CLOSED和PC的PASS_ALL_SAVED_STATES，差异为0；异常不得自动重试。

④固件复建使用Vivado 2026.1，按build/vendor_dependency_review.md从厂家官方资料页取得匹配参考，按build/portable/README.md校验56项依赖并分阶段构建。当前官方资料到BIT的独立复建及再分发许可仍待验证。

⑤report/technical_report.md展开AMD七项内容；report/ai_engineering_cases.md提供两组脱敏短提示与回答原文节选，以及两项明确标注的工程档案摘要，附验证依据；不恢复完整私人对话，不编造缺失回答。

第五部分 参考文献

[1] LAPPALAINEN J K, et al. Connectome-constrained networks predict neural activity across the fly visual system[J]. Nature, 2024, 634: 1132–1140. DOI: 10.1038/s41586-024-07939-3.

[2] 项目工程与功耗档案[R]. 2026：2026.1布线资源、1090步保存实板记录核验、DDR环形记录及10/16计算SoC记录。

[3] GPU功耗档案[R]. 2026：gpu_power_485_20261018_r2/REPORT.md，附原始功率、计时及步数；其统计范围与FPGA估算分列。