Modélisation et vérification de systèmes concurrents Architecture multiprocesseur à mémoire partagée

Kimmeng Ly Max Eliet

Sorbonne Université Sciences

Encadrante : E. Encrenaz

Introduction

On considère un système multiprocesseur à mémoire partagée. Le système est muni d'une hiérarchie mémoire à deux niveaux :

Introduction

On considère un système multiprocesseur à mémoire partagée. Le système est muni d'une hiérarchie mémoire à deux niveaux :

Mémoire centrale

Stocke les instructions, données, pile des programmes en cours d'exécution et du système d'exploitation.

2/1

Introduction

On considère un système multiprocesseur à mémoire partagée. Le système est muni d'une hiérarchie mémoire à deux niveaux :

Mémoire centrale


Stocke les instructions, données, pile des programmes en cours d'exécution et du système d'exploitation.

Caches privés

Associés à chaque processeur et comprennent deux parties distinctes :

- Caches d'instructions
- Caches de données


Cas monoprocesseur : effet cache



Cas monoprocesseur : effet cache




• Id R1, [0]




Cas monoprocesseur : effet cache

- Id R1, [0]
- add R1, R1, 1




Cas monoprocesseur : effet cache

- Id R1, [0]
- add R1, R1, 1
- st R1, [1]




Cas monoprocesseur : effet cache

- Id R1, [0]
- add R1, R1, 1
- st R1, [1]
- Id R2, [0]




Cas monoprocesseur : effet cache

- Id R1, [0]
- add R1, R1, 1
- st R1, [1]
- Id R2, [0]
- add R2, R2, 1




Cas monoprocesseur : effet cache

- Id R1, [0]
- add R1, R1, 1
- st R1, [1]
- Id R2, [0]
- add R2, R2, 1
- st R2, [0]




Cas monoprocesseur : éviction du cache / écriture write-trough



Cas monoprocesseur : éviction du cache / écriture write-trough




• Id R1, [0]




Cas monoprocesseur : éviction du cache / écriture write-trough

- Id R1, [0]
- Id R2, [1]




Cas monoprocesseur : éviction du cache / écriture write-trough

- Id R1, [0]
- Id R2, [1]
- add R3, R1, R2



Cas monoprocesseur : éviction du cache / écriture write-trough

- Id R1, [0]
- Id R2, [1]
- add R3, R1, R2
- st R3, [0]



Cas multiprocesseur : partage en lecture / une écriture


P1a:

• Id R1, [0]

P2a:

• Id R1, [0]

P3a:



Cas multiprocesseur : partage en lecture / une écriture


P1a:

• add R1, R1, 1

P2a:

. . . .

P3a:



Cas multiprocesseur : partage en lecture / une écriture


P1a:

• st R1, [0]

P2a:

• ..

P3a:



Cas multiprocesseur : partage en lecture / une écriture


P1a:

• ..

P2a:

• add R2, R1, 1

P3a:



Cas multiprocesseur : partage en lecture / une écriture


P1a:

• ..

P2a:

• st R2, [1]


P3a:



Cas multiprocesseur : boucle d'attente active / partage en lecture - écriture

P1b et P2b:

- dbt : ld R1, [0]
- cmp R1,0
- beg dbt
- dec R1
- st R1, [0]
- section critique



Cas multiprocesseur : boucle d'attente active / partage en lecture - écriture

Mécanisme de SNOOP

Lorsqu'une requête d'écriture circule sur le bus, chaque cache connecté doit déterminer s'il dispose du mot concerné. Dans l'affirmative, il met à jour sa copie locale avec la donnée à écrire, véhiculée sur le bus.

7/1

Cas multiprocesseur : boucle d'attente active / partage en lecture - écriture


Mécanisme de SNOOP

Lorsqu'une requête d'écriture circule sur le bus, chaque cache connecté doit déterminer s'il dispose du mot concerné. Dans l'affirmative, il met à jour sa copie locale avec la donnée à écrire, véhiculée sur le bus.

Garantir un accès exclusif aux données partagées

Un verrou pour l'accès à une donnée.

Architecture focalisée sur les interfaces de communication :



8/1

Memory

```
MODULE Memory(bus_cmd, bus_data, bus_addr)
VAR data: array 0..1 of boolean;
ASSIGN
   init(data[0]) := FALSE:
   init(data[1]) := FALSE;
   next(data[0]) :=
       case
           (bus addr = FALSE) & (bus cmd = Wr) : bus data;
          TRUE: data[0]:
       esac:
   next(data[1]) :=
       case
           (bus addr = TRUE) & (bus_cmd = Wr) : bus_data;
                        data[1];
          TRUE:
       esac;
```

Arbiter

```
MODULE Arbiter(L1_1_req)
VAR
    arb_gnt : boolean;
ASSIGN
    init(arb_gnt) := FALSE;
    next(arb_gnt) :=
        case
        L1_1_req & !arb_gnt := TRUE;
        TRUE := TRUE;
```

Processor

```
MODULE Processor(cache busy, cache data)
VAR.
   mem req :
                   {idle, Ld, St};
   eff addr : boolean;
   register: boolean;
ASSIGN
init(mem_req) :=
                     idle;
next(mem_req) :=
   case
       !cache_busy : {idle, Ld, St};
       TRUE
              : mem_req;
   esac;
```

Processor (suite)

```
init(eff_addr):= FALSE;
next(eff addr):=
   case
       !cache_busy : {FALSE,TRUE};
       TRUE : eff_addr;
   esac;
init(register):= FALSE;
next(register):=
   case
       !cache busy & (mem req = St) : register;
       !cache busy & (mem req = Ld) : cache data;
       TRUE
                  : {FALSE,TRUE};
   esac;
```

Merci de votre attention!

▶ Sources