



## ●全体ブロック図



## ●レジスタマップ

	31		8	7		1	0
+0	n/a						ENA
+4	n/a						
+8	n/a					PWM0	
+C	n/a					PWM1	
+10	n/a					PWM2	
:	:						
:	:						
+7C	n/a					PWM29	

## ・イネーブルレジスタ



**ENA** - PWMイネーブルレジスタ  
PWM信号の出力イネーブルを設定する。  
'0': 出力停止 ※初期値  
'1': 出力

## ・PWMレジスタ



**DATA** - PWMデータレジスタ  
PWM波形の幅0~255の間で設定する。PWMチャンネル数にあわせ1~30個まで可変。  
0 : ホーン左一杯 (約0.5ms幅)  
128 : ホーン中央 (約1.5ms幅) ※初期値  
255 : ホーン右一杯 (約2.5ms幅)

またDSM出力にはこのレジスタの値を1bitΔΣ変調した信号が出力される。DSM出力は外部でRCフィルタを通すことにより、0~VCCIO[V]のDACとして利用することができる。


0 : 最低値(約0[V])  
128 : 中央値(約1/2×VCCIO[V])  
255 : 最大値(約VCCIO[V])

変調周波数はペリフェラルの駆動周波数になる。

DSMはENAレジスタの状態にかかわらず、常にDATAレジスタの値で変調出力を行う。

## ●補足

PWM出力はRCサーボの消費電力にピークを生じさせないように、チャンネル毎に1/8周期（2.5ms）ずつずれて出力される。このため、PWM波形が同相で出力されるのは0,8,16,24と8チャンネルおきになる。



## ●変更履歴

2017/02/20

Rev.2リリース / s.osafune

16.1対応およびバージョン名の変更

2015/05/26

Rev.1リリース / s.osafune