



第3章 存储系统




- 存储器概述（了解）
- 随机存储器-存储器容量扩展（重点）
- 只读存储器（了解）
- 并行存储器（熟悉）
- **cache存储器**（重点和难点）
- **虚拟存储器**（重点）

DRAM的刷新策略：集中式刷新




- 刷新占用时间： $1024 \text{ cycles} \times 130\text{ns} = 133,120\text{ns} = 0.133\text{ms}$
- 正常读/写/维持时间： $16\text{ms} - 0.133\text{ms} = 15.867\text{ms}$
- 优点： 存储器系统的平均读写周期接近于存储器件的读写周期
- 缺点： 在刷新的过程中不允许读写，存在“死时间”
 - 死时间率 $D = \text{刷新时间} / \text{总时间} = 0.133 / 16 = 0.83\%$

DRAM的刷新策略：分散式刷新









- $16\text{ms}/1024 = 0.015625\text{ms} = 15.6\mu\text{s}$
- perform a refresh cycle every $15.6\mu\text{s}$





存储器扩展方法

内存由半导体存储器芯片组成，芯片有多种类型





ROM只读存储器





ROM : Read Only Memory

按地址寻址，只能被**随机读**而**不能随机写**的半导体存储器

特点






- 信息只能读不能写
- 非破坏性读出，无需再生
- 也以随机存取方式工作
- 信息用特殊方式写入，一经写入，就可长久保存，不受断电影响。故是非易失性存储器



ROM : Read Only Memory

用途

- 用来存放一些固定程序。如监控程序、启动程序等。只要一接通电源，这些程序就能自动地运行
- 可作为控制存储器，存放微程序
- 还可作为函数发生器和代码转换器
- 在输入/出设备中，被用作字符发生器，汉字库等
- 在嵌入式设备中用来存放固化的程序



ROM分类

固定掩膜MROM

- 只能读，不能修改

一次可改写的ROM——PROM


- 只能修改一次，修改后只读

可多次改写的ROM——EPROM

- 可多次擦除、多次改写，改写之前要先擦除
- 光擦除电可编程只读存储器，亦称UV EPROM
- 电擦除电可编程只读存储器E²PROM
- 块擦除电可编程的快擦写存储器FM

E²PROM


典型芯片举例



存储容量多大？








存储容量 = $2^{11} \times 8$ 位



设某CPU有16根地址线, 8根数据线, 控制信号为 $R/\overline{W}$, $\overline{MREQ}$ (当存储器进行读或写操作时, 该信号指示地址总线上的地址是有效的)。有芯片如下: $1K \times 4$ 位 RAM、 $4K \times 8$ 位 RAM、 $8K \times 8$ 位 RAM、 $2K \times 8$ 位 ROM、 $4K \times 8$ 位 ROM、 $8K \times 8$ 位 ROM, 74138译码器和各种门电路。要求:

- (1) 主存地址空间分配: $7000H-77FFH$ (16进制) 为系统程序区, $7800H-7BFFH$ (16进制) 为用户程序区
- (2) 合理选用芯片, 说明各选几片?
- (3) 画出CPU与存储器的连接图。



存储器芯片和CPU的连接举例

主存空间的划分

主存空间包括ROM和RAM区

- ROM区用来存放系统程序、标准子程序等，选ROM芯片构造；
- RAM区用来存放用户程序，选RAM芯片构造

选择存储芯片的类型和数量时，须先确定ROM区和RAM区的地址范围

解答:

存储器芯片和CPU的连接举例

(1) 写出对应的二进制地址码，确定总容量

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	...	A_7	...	A_4	A_3	...	A_0	
0	1	1	1	0	0	0	0	0	0	0	0	0	0	7000H
⋮				⋮										~
0	1	1	1	0	1	1	1	1	1	1	1	1	1	77FFH
				⋮										
0	1	1	1	1	0	0	0	0	0	0	0	0	0	7800H
⋮				⋮										~
0	1	1	1	1	0	1	1	1	1	1	1	1	1	7BFFH

系统程序区
和用户程序
区的空间大
小分别为
多少？



存储器芯片和CPU的连接举例

(1) 写出对应的二进制地址码，确定总容量

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	...	A_7	...	A_4	A_3	...	A_0	
0	1	1	1	0	0	0	0	0	0	0	0	0	0	} ROM 2K×8位
⋮														
0	1	1	1	0	1	1	1	1	1	1	1	1	1	
0	1	1	1	1	0	0	0	0	0	0	0	0	0	} RAM 1K×8位
⋮														
0	1	1	1	1	0	1	1	1	1	1	1	1	1	

(2) 确定芯片的类型及数量

存储器芯片和CPU的连接举例

(1) 写出对应的二进制地址码，确定总容量

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	...	A_7	...	A_4	A_3	...	A_0
0	1	1	1	0	0	0	0	0	0	0	0	0	0
⋮													
0	1	1	1	0	1	1	1	1	1	1	1	1	1
⋮													
0	1	1	1	1	0	0	0	0	0	0	0	0	0
⋮													
0	1	1	1	1	0	1	1	1	1	1	1	1	1

1片 2K×8位

ROM

2K×8位

RAM

1K×8位

2片 1K×4位

现有下列存储芯片：

1K × 4位RAM;

4K × 8位RAM;

8K × 8位RAM;

2K × 8位ROM;

4K × 8位ROM;

8K × 8位ROM

(2) 确定芯片的类型及数量



(3) 分配地址线

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	...	A_7	...	A_4	A_3	...	A_0	
0	1	1	1	0	0	0	0	0	0	0	0	0	0	1片ROM 2K×8位
⋮														
0	1	1	1	0	1	1	1	1	1	1	1	1	1	
0	1	1	1	1	0	0	0	0	0	0	0	0	0	2片RAM 1K×4位
⋮														
0	1	1	1	1	0	1	1	1	1	1	1	1	1	


$A_{10} \sim A_0$ 接 2K × 8位 ROM 的地址线

地址线和
存储芯片
怎么连接？







(3) 分配地址线



(4) 确定片选信号






A₁₀~A₀ 接 2K×8位 ROM 的地址线
A₉~A₀ 接 1K×4位 RAM 的地址线



(4) 确定片选信号

$A_{10} \sim A_0$ 接 2K × 8位 ROM 的地址线

$A_9 \sim A_0$ 接 1K × 4位 RAM 的地址线








74LS138
 $G_1 G_{2A} G_{2B} = 100$

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	...	A_7	...	A_4	A_3	...	A_0	
0	1	1	1	0	0	0	0	0	0	0	0	0	0	1片ROM 2K×8位
⋮														
0	1	1	1	0	1	1	1	1	1	1	1	1	1	2片RAM 1K×4位
0	1	1	1	1	0	0	0	0	0	0	0	0	0	
⋮														
0	1	1	1	1	0	1	1	1	1	1	1	1	1	

(4) 确定片选信号

CPU用 $\overline{MREQ}$
作访存控制信号






A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	...	A_7	...	A_4	A_3	...	A_0	
0	1	1	1	0	0	0	0	0	0	0	0	0	0	1片ROM 2K×8位
⋮														
0	1	1	1	0	1	1	1	1	1	1	1	1	1	
0	1	1	1	1	0	0	0	0	0	0	0	0	0	2片RAM 1K×4位
⋮														
0	1	1	1	1	0	1	1	1	1	1	1	1	1	


(4) 确定片选信号

当CPU的地址 A_{10} 为“1”
时，会怎样？










(5)




CPU与存储器的连接：

- (1)分析对应的二进制地址码，确定总容量
- (2)确定芯片的类型及数量
- (3)分配地址线
- (4)确定片选信号

WR




举一反三



设某CPU有16根地址线, 8根数据线, 控制信号为 $R/\bar{W}$, $\overline{MREQ}$ (当存储器进行读或写操作时, 该信号指示地址总线上的地址是有效的)。有芯片如下: $1K \times 4$ 位 RAM、 $4K \times 8$ 位 RAM、 $8K \times 8$ 位 RAM、 $2K \times 8$ 位 ROM、 $4K \times 8$ 位 ROM、 $8K \times 8$ 位 ROM, 74138译码器和各种门电路。要求:

- (1) 主存地址空间分配: $6000H-67FFH$ (16进制) 为系统程序区, $6800H-6BFFH$ (16进制) 为用户程序区
- (2) 合理选用芯片, 说明各选几片?
- (3) 画出CPU与存储器的连接图。

CPU 与存储器的连接图



问题提出：如何加速**CPU**和主存储器之间有效传输






加速
CPU和
主存之
间有效
传输措
施

采用更高速的主存或加长存储器字长

采用并行操作的双端口存储器


采用cache

采用交叉存储器




双端口存储器

2K×16位双端口存储器



典型示例(补充)

- 显示存储器（显存）
 - CPU向显存的一个端口中写入数据
 - 显示控制器从另一个端口中读出数据
送显示器




多模块交叉存储器

1. 存储器的模块化组织


- 一个由若干个模块组成的主存储器是线性编址的
 - 顺序方式（高位交叉）
 - 交叉方式（低位交叉）

多模块交叉存储器

10001




(a) 顺序方式




(b) 交叉方式

高位交叉 顺序编址



A ₄ A ₃		A ₂	A ₁	A ₀
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	1	1
1	0	0	0	0
1	0	1	1	1
1	1	0	0	0
1	1	1	1	1



低位交叉 轮流编址




A_4	A_3	A_2	A_1	A_0
0	0	0	0	0
1	1	1	0	0
0	0	0	0	1
1	1	1	0	1
0	0	0	1	0
1	1	1	1	0
0	0	0	1	1
1	1	1	1	1

2.多模块交叉存储器的基本结构

● 四模块交叉存储器结构框图




思考



- 你觉得采用什么样的机制能提高内存数据访问效率？


多模块流水！

假定模块字长
(存储单元位数)
等于数据
总线宽度



低位交叉的特点


在不改变存取周期的前提下，增加存储器的带宽



2. 多模块交叉存储器的基本结构

- 我们认为**模块字长**等于**数据总线宽度**:
 - 模块存取一个字的**存储周期**为 **T**
 - 总线传送周期为 **τ**
 - 存储器的交叉模块数为 **m**
 - 为了实现流水线方式存取，应当满足：
 $T = m \tau$ ($m = T / \tau$ 称为交叉存取度)

设四体低位交叉存储器，存取周期为 T ，总线传输周期为 τ ，为实现流水线方式存取，应满足 $T = 4\tau$ 。



连续读取 4 个字所需的时间为 $T + (4 - 1)\tau$

2.多模块交叉存储器的基本结构

- 交叉方式连续读取 m 个字所需的时间:

$$t_1 = T + (m-1) \tau$$

- 顺序方式连续读取 m 个字所需的时间为:

$$t_2 = mT$$

- 结论: 交叉存储器的带宽确实大大提高了。

例题：第98页【例3.3】

【例】 设存储器容量为 32 字，字长 64 位，模块数 $m=4$ ，分别用顺序方式和交叉方式进行组织。存储周期 $T=200\text{ns}$ ，数据总线宽度为 64 位，总线传送周期 $\tau=50\text{ns}$ 。若连续读出 4 个字，问顺序存储器和交叉存储器的~~带宽~~各是多少？

数据传输率？

解 顺序存储器和交叉存储器连续读出 $m=4$ 个字的信息总量都是

$$q=64\text{b}\times 4=256\text{b}$$

顺序存储器和交叉存储器连续读出 4 个字所需的时间分别是

$$t_2=mT=4\times 200\text{ns}=800\text{ns}=8\times 10^{-7}\text{s}$$

$$t_1=T+(m-1)\tau=200\text{ns}+3\times 50\text{ns}=350\text{ns}=3.5\times 10^{-7}\text{s}$$

顺序存储器和交叉存储器的~~带宽~~分别是 **数据传输率**

$$W_2=q/t_2=256\text{b}\div (8\times 10^{-7})\text{s}=320\text{Mb/s}$$

$$W_1=q/t_1=256\text{b}\div (3.5\times 10^{-7})\text{s}=730\text{Mb/s}$$

多体交叉存储器

45 某计算机使用4体交叉存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生缓存冲突的地址对是（ ）。[2015年408统考]

- A. 8004、8008
- B. 8002、8007
- C. 8001、8008
- D. 8000、8004

[答案]D

扩展知识

什么条件下，多体低位交叉编址可增加存储带宽？



CPU访问主存的存储单元地址分布在不同存储体内

避免存储体访问冲突

- 软件通过编译程序做循环变换，可避免访问相同的存储体
- 硬件采用**质数个**存储体的低位交叉并行主存系统：一种无访问冲突的并行主存结构（实际带宽接近于最大带宽）
 - 余数定律证明
 - YH-1巨型机采用的是31个存储体构成的无冲突并行主存结构

8. 设存储器容量为 64MB，字长为 64 位，模块数 $m=8$ ，分别用顺序和交叉方式进行组织。存储周期 $T=100\text{ns}$ ，数据总线宽度为 64 位，总线传送周期 $\tau=50\text{ns}$ 。求：顺序存储器和交叉存储器的带宽各是多少？

勘误：作业P122第8题，“若连续读出8个字，求：顺序存储器和交叉存储器的数据传输率各是多少？”