



עבודת סיום בקורס

Board Design

קיריל סמניוק: 318997392

איוון לברוב : 323674424

22.06.2022

נושא הפרויקט

Powerline dc-dc convertor - ממיר מתח DC נייד וקומפקטי, המיועד ציוד ולידציה ביצור.


תיאור הפרויקט

ברבות המקרים בעולם יצור ובפסי יצור בפרט ישנם מתחי DC גבוהים יחסית, הרוכבים על זוג חוטים תעשייתיים. מכשור ולידציה שונה בדרך כלל צורך 5V או 3V. במקומות שבהם אין נגישות או יכולת לחבר את הציוד הנ"ל לשקע חשמלי רגיל נדר מתאם, המאפשר לחבר את ציוד הולדציה ישירות לזוג החוטים. הרכיב אשר פיתחנו מאפשר בעזרת חיבור זוג חוטים עם מתח עד 60V DC להוציא דרך הקונקטור 3V ו 5V מטען סוללת LIPO. בנוסף, אם אין אפשרות להתחבר לזוג חוטים, הרכיב יודע לעבוד גם בעזרת סוללה.

תהליך הפיתוח

בהתחלה פיתחנו את סכמת מעגל המבוסס על שלושה מרכיבים עיקריים :

- רכיבי DC-DC ממיר מתח כניסה (עד 60V) למתח 5V.
- מטען לסוללה LIPO שיודע לעבוד בעזרת מתח חיצוני ולהטעין את הסוללה או לחלופין לעבוד בעזרת מתח הסוללה. בשני המקרים הממיר מוציא מתח 5V DC.
- רכיב DC-DC ממיר מתח 5V מתח 3V



השיקולים העיקריים בבניית סכימה הם:

- שימוש ב power ports (כגון VBUS_48V, VDD3, GND) ו nets (כמו PG, NTC) כדי לא למלא את הסכימה בחיבורים ולשמור על הסכימה ברורה.
- חיבור רכיבים בצורה הגיונית מבחינת התרשים, כלומר משמאל לימין ומלמעלה למטה.
- הוספת הסברים ותזכורות לעורך ולשרטט.
- צביעה של nets בצבעים שונים על מנת שהיה פשוט לגלות קצרים בסכימה.
- בחירה של רכיבים באמצעות Manufacturer part search הכוללים את ה footprint זמינים במלאי.

לאחר שסיימנו את הסכימה עברנו בהצלחה את electrical validation עברנו לשלב העריכה.

ראשית בשלב זה הגדרנו את Layer Stack לפי שיקולים הבאים:



- בחרנו ב 4 שכבות בגלל שיקולים תרמיים (הרכיב קטן ולכן יכול להתחמם בשני שכבות)
- שכבה המיועדת רק למתח האספקה, שכבת סיגנלים ושתי שכבות אדמה.
- בגלל שאין לנו סיגנלים מהירים או אנטנות RF, שיכולי האימפדנס לא רלוונטים לפרויקט שלנו.

#	Name	Material	Type	Weight	Thickness	Dk	Df
	Top Overlay		Overlay				
	Top Solder	Solder Resist	Solder Mask		0.4mil	3.5	
1	Power		Signal	1oz	1.4mil		
	Dielectric 2	PP-006	Prepreg		2.8mil	4.1	0.02
2	GND	CF-004	Signal	1oz	1.378mil		
	Dielectric 1	FR-4	Dielectric		12.6mil	4.8	
3	Signals	CF-004	Signal	1oz	1.378mil		
	Dielectric 3	PP-006	Prepreg		2.8mil	4.1	0.02
4	GND2		Signal	1oz	1.4mil		
	Bottom Solder	Solder Resist	Solder Mask		0.4mil	3.5	
	Bottom Overlay		Overlay				

לאחר מכן מיקמנו את הרכיבים וחיברנו בניהם.השיקולים בשלב זה הם:


- לחבר מתחי אספקה בפוליגונים רחבים כדי להגדיל את הפיזור חום. ובכך למנוע התחממות.
- חיבור של קבלי צימוד משרנים מוצא קרוב לרכיבים כדי למנוע רעשים בספרות.
- חיבור בעזרת מספר רב של via לשכבות האדמה.על מנת הורדת סיכויי לרעשים השראתיים
- מילוי כל שטח הריק של שכבת ה power באדמה כדי להוריד את הרעשים ולפזר חום בצורה יעילה יותר.
- מיקום mounting holes המאפשרים את כיסוי של ה PCB למארז.
- מיקום של test points על מנת לבדוק את המתחים בבדיקת המעגל.
- הדפסה מפורטת על silk screen המראה את השם של כל רכיב על PCB.

האיורים הבאים מראים את התמונה התלת מימדית של כרטיס PCB.




האיור הבא מראים את שכבת POWER (שכבה עליונה) של כרטיס PCB.

כאן ניתן לראות את המשטחים (polygons) של כל מתחי אספקה (אדום, ירוק, כחול) וגם את האדמה מסביב.



האיור הבא מראה את כל השכבות יחד, ללא שכבות אדמה של כרטיס PCB.

כאן ניתן לראות את החיבורים שונים בין הרכיבים, מיקום של היתפסות על ה Silk Screen, עיגול של כרטיס PCB, חיבורים בעזרת via וכו'. חשוב לציין שבאן לא מוצגות אדמות של ה PCB.



אחרי שסיימנו את שלב העריכה הכנו את קבצי היצור הכוללים :

- סכמה של מעגל קובץ PDF.
- קבצי gerber ו ODB++ למכונת ייצור.
- קובץ drilling.
- קובץ Pick and Place להשמת רכיבים (assembly).
- קובץ הסבר על ה test points (מיקום, מקורות)
- מסמכי ולידציה אוטומטיים (DRC,ERC)
- מסמך BOM

באזור הבא ניתן לראות את התיקייה של ה Output Jobs שנשלחה לייצור

Name	Size	Packed	Type	Modified	CRC32
..			File folder		
BOM	12,627	9,904	File folder	21/06/2023 22:11	
DRC	12,072	2,868	File folder	21/06/2023 22:02	
ERC	6,219	1,641	File folder	21/06/2023 22:02	
Gerber	169,998	41,307	File folder	21/06/2023 22:00	
NC Drill	3,797	1,123	File folder	21/06/2023 22:00	
ODB	566,804	233,447	File folder	21/06/2023 22:00	
Pick Place	9,961	2,105	File folder	21/06/2023 22:00	
Test Points	403	171	File folder	21/06/2023 22:00	
Drill Drawing.PDF	309,096	120,835	Microsoft Edge PD...	21/06/2023 22:01	5D109C2D
Scheme.PDF	255,127	82,356	Microsoft Edge PD...	21/06/2023 21:59	B7F21F35
Status Report.Txt	240	172	Text Document	21/06/2023 22:02	E0F457DF

באזור הבא ניתן לראות את ה BOM בפורמט EXCEL.

Bill of Materials-VLSI_final_project						
File Home Insert Page Layout Formulas Data Review View Automate Help						
Clipboard Font Alignment Number Styles						
C1 X ✓ fx Designator						
	A	B	C	D	E	F
1	Comment	Description	Designator	Footprint	LibRef	Quantity
2		Multilayer Ceramic Capacitors 220nF ±10% 50V X7R	C1	FP-C1608-080-0_1-IPC	CMP-2000-05394-2	1
3		General Purpose Ceramic Capacitor, 1210, 2.2uF, 1	C2	FP-1210-L_3_3_0_4-W	CMP-1038-02104-3	1
4		CAP CER 10UF 100V X7R SMD	C3, C4	FP-CKG57N-MFG	CMP-08246-004554-1	2
5		Chip Multilayer Ceramic Capacitors for General Pu	C5, C6, C8, C9, C10, C1	FP-GRM188-0_1-e0_2	CMP-2006-02792-2	9
6		Chip Multilayer Ceramic Capacitors for General Pu	C7	FP-GRM188-0_1-e0_2	CMP-2006-02836-2	1
7	GRM188R60J106ME47	Chip Multilayer Ceramic Capacitors for General Pu	C13	FP-GRM188-0_1-e0_2	CMP-2006-02792-2	1
8		Chip Capacitor, 10 nF, +/- 10%, 50 V, -55 to 125 deg	C14	CAPC1608X90X35ML1	CMP-2100-03642-1	1
9		Cap Ceramic 100nF 50V X7R 10% Pad SMD 0603 +12	C15	FP-CGA3E-0_3-0_1-IPC	CMP-2000-07546-2	1
10		Chip Multilayer Ceramic Capacitors for General Pu	C16	FP-GRM155-0_05-MFG	CMP-2008-04630-5	1
11		CAP CER 1UF 10V X5R 0402	C19	FP-GRM15-0_1-MFG	CMP-2008-04556-2	1
12		Surface Mount Zener Diode, 5.6 V, -65 to 150 degC	D1	DIOD-SOD323-2_V	CMP-2000-05977-1	1
13	282836-2	Female Header, Pitch 5 mm, 1 x 2 Position, Height	J1	TECO-282836-2_V	CMP-1684-00017-1	1
14	S3B-ZR-SM4A-TF(LF)	CONN HEADER SMD R/A 3POS 1.5MM	J2	FP-S3B-ZR-SM4A-TF_L	CMP-17439-000744-1	1

סיכום ומשוב מהיצרן

במקום לשוחח עם יצר סיני הפנינו למהנדס חומרה העובד מול מפעלי ייצור ממנו קיבלנו דגשים.

דגשים הם:

1. אצלנו בפרוייקט, ה clearances בתוך הרכיבים הם קטנים מהסטנדרט - 10 mile. למכונת יצור אין בעיה לייצר ב clearance עד 5 mile ללא ציוד מיוחד, אז ה design rule הסטנדרטי של מינימום clearance יכול להיות מוזז.
2. במעגל שלנו ה vias הן גדולות מספיק שאין צורך ב teardrop.
3. הפוליגונים לא צריכים להיחתך באיזור מתחת לרכיבים.
4. ישנם רכיבים ב BOM שהם end of life או שאין אותם במלאי, לכל רכיב כזה צריך להוסיף ל BOM רכיב תחליפי.

סיכום

אחרי שעברנו על הדגשים של המהנדס ווידאנו שכל הרכיבים נמצאים במלאי או שיש להם רכיבים מחליפים, אפשר להסיק שהרכיב ניתן ליצור.

העבודה כללה קריאה מעמיקה של datasheet של הרכיבים בשביל להבין מה ה layout האופטימלי עבור הסכמה שלנו ומה שיקולי יצרן הרכיבים.

מסקנות :

- צריך לעבוד מסודר, להכיר את התוכנה על דוגמאות פשוטות, לעבוד בשיטה "מהקטן לגדול", קודם למקם את הרכיבים ורק אחרי זה לחבר.
- ישנם הרבה שיכולים בכל צד של פיתוח PCB - שיקולי ייצור, שיקולי עריכה נכונה כדי למנוע רעשים וזליגות, שיכולי שרטוט שהסכימה תהיה מובנת.
- חיבור של קבלי צימוד, משרנים במוצא של רכיבי DC\DC קרוב לרכיבים כדי למנוע רעשים בהספקות.
- מספר רב של via לשכבת האדמה. מאפשר להוריד סיכוי רעש.
- שימוש בפוליגונים מאפשר לפזר את החום. ובכך למנוע התחממות.
- שימוש בשמות חיבורים מאפשר קריאה קלה יותר.