4190.308-002: Computer Architecture Midterm Exam October 28th, 2019 Professor Jae W. Lee

Student ID #:	
Name:	

This is a closed book, closed notes exam.

80 Minutes

14 Pages

(+ 4 Appendix Pages)

Notes:

- Please turn off all of your electronic devices (phones, tablets, notebooks, netbooks, and so on). A clock is available on the lecture screen.
- Please stay in the classroom until 30 minutes before the end of the examination.
- You must not discuss the exam's contents with other students during the exam.
- You must not use any notes on papers, electronic devices, desks, or part of your body.
- "RISC-V Reference sheet" is provided at the end of this exam; use it as you need.


(This page is intentionally left blank. Feel free to use as you like.)

Part A: Short Answers (20 points)

Question 1 (20 points)

아래 문제에 대해 True/False로 답하시오. 답을 설명할 필요는 없으며, 정답은 각각 4점 부여, 오답은 4점 감점함.

- (1) 최신 CPU는 주로 clock frequency의 스케일링으로 성능향상을 달성하고 있다.
- (2) IEEE 754 floating-point 연산에서 finite x값과 positive infinity (+∞)를 곱하면 NaN (Not-a-Number)가 된다.
- (3) RISC-V ISA에서 temporary registers (t0-t6)은 callee-saved 레지스터이다.
- (4) 아래 그림은 수업에서 다룬 optimized integer divider를 보여준다. Division이 끝난 후에, 몫(quotient)은 128비트 Reminder 레지스터의 상위 64비트에, 나머지(reminder)는 하위 64비트에 담겨진다.



(5) 최신 CPU에서는 precise exception을 구현하는데 드는 비용을 줄이기 위해, imprecise exception을 널리 채택하고 있다.

Part B: Instruction Set Architecture (55 points)

Question 2 (25 points)

다음은 (π)의 값을 구하는 식이다.

$$\pi = \frac{4}{1} - \frac{4}{3} + \frac{4}{5} - \frac{4}{7} + \frac{4}{9} - \frac{4}{11} + \frac{4}{13} \cdots$$

아래는 위 식을 구현한 C 코드와 RISC-V 어셈블리 코드이다. 이 함수는 Pi와 M_PI 사이의 오차가 DIFF보다 작아질 때 까지 걸리는 루프의 반복 횟수(iteration count)를 반환한다. RISC-V 어셈블리 코드의 각각의 빈칸을, 주석(comment)과 일치하도록 채워 넣으시오.

<PI equation iteration count: C code>

(pseudo instructions LA: load address, LI: load immediate)

```
.data
m pi: .float
                   3.141592
diff: .float
                   0.005
.text
func: LA
                   t1, diff
                                     # f0: diff
      FLD
                   f0, 0(t1)
      LA
                   t1, m pi
      FLW
                   f3, 0(t1)
                                      # f3: M PI
                   x0, f2
                                # f2: p = 0
      FMV.D.X
      FADD.Df7, f2, f2
                                # f7: const 0.0
      FSUB.Df1, f2, f0
                                # f1: 0 - diff
                                      # t0: i = 1
                   t0, 1
                   t1, 2
                                      # t1: const 2
      LI
                   t2, 4
      LI
                                # f4: const 4.0
                   t2, f4
      FMV.D.X
                   f4, f4
      FCVT.D.L
                   t2, t0, t1
                                      # t2: (2 * i)
L1:
      MUL
                   t2, t2, -1
      ADDI
                                      # t2: (2 * i - 1)
      FMV.D.X
                   t2, f5
                                # f5: (float) (2 * i - 1)
      FCVT.D.L
                   f5, f5
      (1)
                                      # f6: (4.0 / (2 * i - 1))
      REM
                   t2, t0, t1
                                      # t2: (i % 2)
      BEQ
                   t2, x0, L2
                                      # if(i % 2)
      (2)
                                      # f2: p += 4.0 / (2 * i - 1)
      J
                   L3
      (3)
L2:
                                      # f2: p = 4.0 / (2 * i - 1)
      (4)
L3:
                                      # f5: (M PI - p)
      (5)
                                      # if((M PI - p) < diff)
                                      # if((M PI - p) > (0 - diff))
                   L5
      (8)
                   t0, t0, 1
L4:
      ADDI
                                      # t0: i++
      J
                   L1
L5:
      ADD
                   v0, t0, x0
                                      # return i
      JR
                   ra
```

<PI equation iteration count: RISC-V assembly code>

Question 3 (30 points)

다음은 특정 C코드에 대한 RISC-V 어셈블리 코드이다. 스택 포인터는 0x70000038을 가리키고 s0레지스터에는 0이 저장되어 있다.

Address		Code
	.text	
0x00400024	main:	ADDI a0, zero, 5
0x00400028		JAL foo
0x0040002c		J result
0x00400030	foo:	ADDI sp, sp, -16
0x00400034		SD ra, 0(sp)
0x00400038		SD s0, 8(sp)
0x0040003c		ADD s0, a2, x0
0x00400040		BEQ s0, x0, return0
0x00400044		ADDI a0, s0, -1
0x00400048		JAL foo # HERE!!
0x0040004c		MULT a0,a0,s0
0x00400050	exitfoo:	LD ra,0(sp)
0x00400054		LD s0,8(sp)
0x00400058		ADDI sp,sp,16
0x0040005c		JR ra
0x00400060	return0:	LI a0,1
0x00400064		J exitfoo
0x00400068	result:	NOP

(1) "HERE!!"이라고 태그 된 jal 명령어가 3번 실행된 직후, stack에 저장된 값을 아래 표에 채워 넣어라.

Stack Address	Value
0x70000038	(Some val.)
0x70000030	
0x70000028	
0x70000020	
0x70000018	
0x70000010	
0x70000008	


(2)해당 프로그램을 C 코드로 작성하라. 이 프로그램이 끝난 후 리턴 값은 무엇인가? (리턴 값 = aO 레지스터에 저장된 값)

Part C: Floating point (20 points)


Question 4 (20 points)

Floating point(FP) 표현은 과학계산, 머신러닝등의 응용에서 널리 사용된다. 모든 워크로드가 32비트 single-precision FP(FP32)를 필요로 하지는 않으므로, 최근 16비트 FP 표현도 널리 사용되고 있다. 이에 대해 알아본다.

- (1) FP32 표현된 Num = 0xc0500000 이라할 때, Num의 값을 10진수로 구하시오.
- (2) Half-precision FP(FP16)이 아래와 같은 포맷으로 주어질 때(exp bias=15), 위의 Num(=0xc0500000)을 truncate하여 16비트 hexadecimal로 표현하시오.



(3) Brain FP(BFloat16)이 아래와 같은 포맷으로 주어질 때(exp bias=127), 위의 Num(=0xc0500000)을 truncate하여 16비트 hexadecimal 표현하시오.




(4) FP16과 bfloat16의 장단점을 서술하라. 그리고, FP32와 mixed-precision으로 연산할 때 유리한 표현은 어느 것인가?

Part D: Single-Cycle RISC-V CPU (45 points)

Question 5 (45 points)

다음 그림은 Single-cycle RISC-V 프로세서를 나타낸 것이다. 다음의 질문에 답하여라.



(1) 다음 표는 각각의 동작을 수행하는 데에 필요한 사이클 수를 나타낸 것이다. 이 프로세서의 최대 동작 가능 클럭 주파수를 구하시오. (단, 표에 없는 동작에 걸리는 시간은 모두 0으로 계산한다)


동작	레지스터 읽기/쓰기	명령어 읽기	ALU 연산	메모리
				접근
실행 시간(ps)	50 ps	100 ps	100 ps	200 ps

(2) CPU에 새로운 명령어 'addmem'을 추가하려고 한다. 이 명령어는 I-format 명령어이며, 레지스터와 메모리의 값을 각각 읽어서 더하고, 그 값을 다시 레지스터에 쓴다. 단, decoding logic에서 rd의 값을 읽어올 때에는 rs2를 사용한다.

addmem rd, imm(rs1): R[rd] = R[rd] + M[R[rs1] + imm]

해당 명령어를 구현하기 위해 필요한 요소와 제어 신호를 아래 그림에 추가하여라.

Note: 필요하다면 부록 B의 답안지를 사용하시오.



(3) 새롭게 구현한 프로세서에서의 제어 신호에 대한 아래의 표를 완성하여라.

Inst.	ALUOp	ALUSr c	RegWrite	MemWrite	MemRead	MemtoReg	Branch	New signal (from (2))
Add								
Addme m								

*ALUOp에는 다음 중 하나를 사용할 수 있다. (And, Or, Nor, Xor, Add, Sub)


(4) 새롭게 구현한 프로세서의 최대 동작 클럭 주파수를 구하시오. 각각의 구성 요소의 작동에 필요한 시간은 소문제(1)과 같다.

(5) Addmem 명령어를 추가함으로써 총 명령어 개수를 10% 줄일 수 있다고 한다. 이 명령어를 추가함으로써 성능 이득을 볼 수 있는가? 이유와 함께 서술하시오.

Part E: Pipelining (60 points)

Question 6 (30 points)

Bentel 사는 RISC-V 호환 프로세서를 생산하는 회사이다. 이 회사의 제품군으로는 고성능 $B7^{TM}$ 계열 프로세서와 저가형인 $B3^{TM}$ 계열 프로세서가 있다. 다음 그림은 Forwarding logic이 완전히 구현되어 있는 $B7^{TM}$ 프로세서의 파이프라인을 나타낸 것이다.



Bentel's high-end $b7^{\text{TM}}$ processor pipeline

다음 코드를 사용하여 두 프로세서의 성능을 비교하려고 한다.

```
I1: LD t1, 40(s1)
I2: ADD t2, t2, a0
I3: ADD t3, t1, s0
I4: BEQ t3, t3, I6 # branch to I6 if taken
I5: LD t2, 0(t1)
I6: SD t2, 20(s1)
```

- (1)b3™ 프로세서는 다음과 같은 기능을 가지고 있다.
 - 표준 5 스테이지 (IF, ID, EX, Mem, WB) 파이프라인
 - forwarding logic 없음.
 - Data, control hazards에서는 파이프라인을 stall.
 - 분기 검사는 두 번째 단계 (ID)에서 일어남.
 - 분기 검사가 끝날 때까지 명령어가 fetch되지 않음.

• 같은 클럭 사이클에서 앞의 절반 싸이클에서는 레지스터 쓰기, 뒤의 절반 싸이클에는 레지스터 읽기가 가능

다음 실행 결과표를 채우고, 마지막 명령어 (I6)가 완전히 실행되기까지 필요한 사이클 수를 구하여라. (F: Fetch, D: Decode, E: Execute, M: Memory, W: Write Back).

Notes: 실행되지 않은 명령어는 표시하지 말 것. 필요하다면 부록 C의 답안지에 작성하시오 (별도 표기 바람).

	1 0	1 1-	- (-		/ -	ц,.									
Cycle	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
/															
Instr															
I1	F	D	E	M	W										
				l											

(2)고성능의 b7™ 프로세서는 (a) full forwarding logic을 포함하고 있으며, (b) 완벽한 분기 예측 기능을 가지고 있다. 다음의 실행 결과표를 완성하고 마지막 명령어 (I6)가 완전히 실행되기까지 필요한 사이클 수를 구하여라.

Cycle /	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
Instr															
I1	F	D	E	M	W										

Question 7 (30 points)

어떤 RISC-V 파이프라인 설계자가 새로운 구조의 도입을 제안하였다. 이 구조는 EX 스테이지에 1비트 플래그 레지스터를 추가하고, SLT (Set-Less-Than) 명령어의 실행 결과에 의해 플래그의 값이 설정된다. 또한, 이 플래그 값을 이용해 조건부 실행 명령어(predicate instruction)를 추가한다. 그가 제안한 구조의 세부 내용은 다음과 같다.

SLT rd, rs1, rs2은 rs1 < rs2이면 플래그 레지스터를 1로, 아니면 플래그를 0으로 설정한다. 그 외의 명령어들은 플래그의 값을 바꾸지 않는다. R-format 명령어 뒤에 suffix ".T"(True)가 붙은 명령어는 플래그가 1일 때만 실행된다. Suffix ".F"(False)가 붙은 R타입 명령어는 플래그의 값이 0일 때만 실행된다.

(1) 다음 어셈블리 코드는 최대공약수를 구하는 코드의 일부이다. 새로운 명령어를 이용해, 최소한의 명령어로 "with predicate" 코드를 작성하여라.

10 11, 12 2 1 0	0 1 with predicate ==	
	#without predicate instructions	#with predicate instructions
//lhs != rhs assured		
	L1:	L1:
do {	BLT x2, x3, L2	SLT x1, x2, x3
if(lba / wba)	SUB x3, x3, x2	
if(lhs < rhs)	BNE x2, x3, L1	
rhs -= lhs;	BEQ x0, x0, exit # taken	
else	L2:	
lhs -= rhs;	SUB x2, x2, x3	
) ryhilo (lha l= wha):	BNE x2, x3, L1	
}while (lhs != rhs);	exit:	BNE x2, x3, L1

(2) 위의 루프가 충분히 많이 반복될 때, 두 코드의 평균 cycles/iteration을 구하여라. If 문이 then clause와 else clause를 실행할 확률은 각각 50-50이며, 모든 branch 명령어는 평균 1.5 cycle의 bubble을 발생시킨다고 가정한다.

(3) Predicate 명령어의 장단점을 간단히 설명하시오(1문단).

Appendix A: RISC-V Reference Sheet (Page 1)

	—	ISC-V	,	①				STRUCTION SE	Т			
	_		Reference l	Data	MNEM	I Multiply Extensi		NAME	т	DESCRIPTION	(in Varilar)	
RV64I BASE I	NTE	GER INSTRUCTIONS, in al	phabetical order		mul, mu			MULtiply (Word)		R[rd] = (R[rs1] * I		
MNEMONIC	FMT	NAME	DESCRIPTION (in Verilog)	NOTE	mulh			MULtiply High		R[rd] = (R[rs1] * I		
add, addw	R	ADD (Word)	R[rd] = R[rs1] + R[rs2]	1)	mulhu			MULtiply High Unsign		R[rd] = (R[rs1] * I		
addi,addiw	I	ADD Immediate (Word)	R[rd] = R[rs1] + imm	1)	mulhsu	ı		MULtiply upper Half Sig				
and	R	AND	R[rd] = R[rs1] & R[rs2]		div, di		R	DIVide (Word)		R[rd] = (R[rs1] / R		
andi	I	AND Immediate	R[rd] = R[rs1] & imm		divu			DIVide Unsigned		R[rd] = (R[rs1] / R		
auipc	U	Add Upper Immediate to PC	$R[rd] = PC + \{imm, 12'b0\}$		rem, re	mw	R	REMainder (Word)		R[rd] = (R[rs1] %		
beq	SB	Branch EQual	if(R[rs1]==R[rs2)		remu,		R	REMainder Unsigned		R[rd] = (R[rs1] %		
			PC=PC+{imm,1b'0}					(Word)				
bge	$^{\mathrm{SB}}$	Branch Greater than or Equal				and RV64D Float						
bgeu	SB	Donal > Harimad	PC=PC+{imm,1b'0}	2)	fld,fl		-	Load (Word)		F[rd] = M[R[rs1] +	-	
byeu	эь	Branch ≥ Unsigned	if(R[rs1]>=R[rs2) PC=PC+{imm,1b'0}	2)	fsd, fs		-	Store (Word)		M[R[rs1]+imm] =		
blt	SB	Branch Less Than	if(R[rs1] <r[rs2) pc="PC+{imm,1b'0}</td"><td></td><td></td><td>,fadd.d</td><td></td><td>ADD</td><td></td><td>F[rd] = F[rs1] + F[</td><td></td><td></td></r[rs2)>			,fadd.d		ADD		F[rd] = F[rs1] + F[
bltu		Branch Less Than Unsigned	if(R[rs1] <r[rs2) pc="PC+{imm,1b'0}</td"><td>2)</td><td></td><td>,fsub.d</td><td></td><td>SUBtract</td><td></td><td>F[rd] = F[rs1] - F[</td><td></td><td></td></r[rs2)>	2)		,fsub.d		SUBtract		F[rd] = F[rs1] - F[
bne		Branch Not Equal	if(R[rs1]!=R[rs2) PC=PC+{imm,1b'0}	2)		,fmul.d		MULtiply		F[rd] = F[rs1] * F[
csrrc	I	Cont./Stat.RegRead&Clear	$R[rd] = CSR; CSR = CSR \& \sim R[rs1]$,fdiv.d		DIVide		F[rd] = F[rs1] / F[rs1]		
csrrci	î	Cont./Stat.RegRead&Clear	R[rd] = CSR;CSR = CSR & ~imm		-	s,fsqrt.d		SQuare RooT		[rd] = sqrt(F[rs1]		
		Imm	retail contest contactinin			s,fmadd.d		Multiply-ADD		F[rd] = F[rs1] * F[
csrrs	I	Cont./Stat.RegRead&Set	$R[rd] = CSR; CSR = CSR \mid R[rs1]$			s,fmsub.d		Multiply-SUBtract		F[rd] = F[rs1] * F[
csrrsi	Î	Cont./Stat.RegRead&Set	R[rd] = CSR; CSR = CSR imm			l.s,fnmadd.d		Negative Multiply-ADI		F[rd] = -(F[rs1] *		
	•	Imm				.s,fnmsub.d		Negative Multiply-SUE				
CSTTW	I	Cont./Stat.RegRead&Write	R[rd] = CSR; CSR = R[rs1]			s,fsgnj.d		SiGN source			3>,F[rs1]<62:0>}	
csrrwi	I	Cont./Stat.Reg Read&Write	R[rd] = CSR; CSR = imm			.s,fsgnjn.d		Negative SiGN source			<63>), F[rs1]<62:	(<0)
		Imm			fsgnja	.s,fsgnjx.d	R	Xor SiGN source		F[rd] = {F[rs2]<63 F[rs1]<62:0>}	3>^F[rs1]<63>,	
ebreak	I	Environment BREAK	Transfer control to debugger		fmin	,fmin.d	D	MINimum			[rs2]) ? F[rs1] : F	Tre21
ecall	I	Environment CALL	Transfer control to operating system			,fmax.d		MAXimum			[rs2]) ? F[rs1] : F	
fence	I	Synch thread	Synchronizes threads		feq.s,			Compare Float EQual		R[rd] = (F[rs1]==		[132]
fence.i	I	Synch Instr & Data	Synchronizes writes to instruction		flt.s,			Compare Float Less Th		R[rd] = (F[rs1]< F		
			stream		fle.s,			Compare Float Less than				
jal		Jump & Link	$R[rd] = PC+4; PC = PC + \{imm, 1b'0\}$.s,fclass.d		Classify Type		R[rd] = class(F[rs])		
jalr	I	Jump & Link Register	R[rd] = PC+4; $PC = R[rs1]+imm$	3)		x,fmv.d.x		Move from Integer		F[rd] = R[rs1]	1))	
lb	I	Load Byte	R[rd] =	4)		s,fmv.x.d		Move to Integer		R[rd] = F[rs1]		
			{56'bM[](7),M[R[rs1]+imm](7:0)}		fcvt.s			Convert to SP from DP		F[rd] = single(F[rs	:11)	
lbu	I	Load Byte Unsigned	$R[rd] = \{56'b0,M[R[rs1]+imm](7:0)\}$		fcvt.c			Convert to DP from SP		F[rd] = double(F[r		
ld	I	Load Doubleword	R[rd] = M[R[rs1]+imm](63:0)			.w,fcvt.d.w		Convert from 32b Integ		[rd] = float(R[rs1		
lh	I	Load Halfword	R[rd] = {48'bM[](15),M[R[rs1]+imm](15:0)}	4)		.l.fcvt.d.l		Convert from 64b Integ		F[rd] = float(R[rs1		
1hu	I	Load Halfword Unsigned	$R[rd] = \{48'b0,M[R[rs1]+imm](15:0)\}$.wu,fcvt.d.wu	R	Convert from 32b Int		[rd] = float(R[rs1		
lui		Load Upper Immediate	R[rd] = {32b'imm<31>, imm, 12'b0}					Unsigned				
lw		Load Word	R[rd] = {520 min < 51>, min, 12 00}	4)	fcvt.s	.lu,fcvt.d.lu	R	Convert from 64b Int Unsigned	F	F[rd] = float(R[rs1])](63:0))	
		Load Word	{32'bM[](31),M[R[rs1]+imm](31:0)}	7)	fcvt.v	.s,fcvt.w.d	R	Convert to 32b Integer	F	R[rd](31:0) = integ	per(F[rs1])	
lwu	I	Load Word Unsigned	$R[rd] = \{32b0, M[R[rs1] + imm](31:0)\}$.s,fcvt.l.d		Convert to 64b Integer		R[rd](63:0) = inter		
or	R	OR	R[rd] = R[rs1] R[rs2]			u.s,fcvt.wu.d		Convert to 32b Int Unsi				
ori	I	OR Immediate	R[rd] = R[rs1] imm			u.s,fcvt.lu.d		Convert to 64b Int Unsi				
sb	S	Store Byte	M[R[rs1]+imm](7:0) = R[rs2](7:0)			Atomtic Extensio			gara A	([re](05.0) line	Ber(1 [131])	
sd	S	Store Doubleword	M[R[rs1]+imm](63:0) = R[rs2](63:0)			l.w,amoadd.d		ADD	F	R[rd] = M[R[rs1]]		
sh	S	Store Halfword	M[R[rs1]+imm](15:0) = R[rs2](15:0)			,				M[R[rs1]] = M[R[
sll,sllw	R	Shift Left (Word)	R[rd] = R[rs1] << R[rs2]	1)	amoand	l.w,amoand.d	R	AND		R[rd] = M[R[rs1]]		
slli,slliw	I		R[rd] = R[rs1] << imm	1)	amomas	.w,amomax.d	В	MAXimum	I.	M[R[rs1]] = M[R[R[rd] = M[R[rs1]]	rsijj& R[rs2]	
slt	R	Set Less Than	R[rd] = (R[rs1] < R[rs2]) ? 1 : 0	1)	ouroma.				ii	f(R[rs2] > M[R[rs]]	[]]) M[R[rs1]] = R[rs2]
slti	I	Set Less Than Immediate	R[rd] = (R[rs1] < imm) ? 1 : 0		amomax	u.w,amomaxu.d	R	MAXimum Unsigned	R	R[rd] = M[R[rs1]]	,	
sltiu	i	Set < Immediate Unsigned	R[rd] = (R[rs1] < imm) ? 1 : 0	2)	amom4	.w,amomin.d	P	MINimum	ii T	f (R[rs2] > M[R[rs1 R[rd] = M[R[rs1]],	1]]) M[R[rs1]] = R[rs2
sltu	-	Set Less Than Unsigned	R[rd] = (R[rs1] < R[rs2]) ? 1 : 0	2)					it	$f(R[rs2] \le M[R[rs1]$	1]]) M[R[rs1]] = R[rs2]
sra, sraw			R[rd] = R[rs1] >> R[rs2]	1,5)	amomin	u.w,amominu.d	R	MINimum Unsigned	R	R[rd] = M[R[rs1]],		
srai, sraiw	I	Shift Right Arith Imm (Word)		1,5)	amoor	w,amoor.d	p	OR	11 E	f (R[rs2] < M[R[rs1] R[rd] = M[R[rs1]]	l]]) M[R[rsl]] = R[rs2
srl,srlw		Shift Right (Word)	R[rd] = R[rs1] >> R[rs2]	1)	amoor.	w, amoor. a	K	OK	N.	M[R[rs1]] = M[R[rs1]] R[rs2]	
srli, srliw	I		R[rd] = R[rs1] >> imm	1)	amoswa	p.w,amoswap.d		SWAP	R	R[rd] = M[R[rs1]]	M[R[rs1]] = R[rs1]	s2]
sub, subw	R	SUBtract (Word)	R[rd] = R[rs1] - R[rs2]	1)	amoxo	.w,amoxor.d	R	XOR	R	R[rd] = M[R[rs1]]	,	
SW	S	Store Word	M[R[rs1]+imm](31:0) = R[rs2](31:0)	-)	lr.w,	r d	D	Load Reserved		M[R[rs1]] = M[R[R[rs1]]		
xor	_	XOR	R[rd] = R[rs1] ^ R[rs2]		/-					cscrvation on M[]		
xori		XOR Immediate	R[rd] = R[rs1] ^ imm		SC.W,S	c.d	R	Store Conditional	it	f reserved, M[R[r	s1]] = R[rs2],	
			ghtmost 32 bits of a 64-bit registers						R	R[rd] = 0; else $R[rd]$	raj = 1	
 Ope. 	ration	assumes unsigned integers (in	stead of 2's complement)		CORT	INCTRICTION	NI TO	ODMATC				
3) The	least:	significant bit of the branch ad	dress in jalr is set to 0			INSTRUCTION				16 14 12	11 7	,
			n bit of data to fill the 64-bit register				26			15 14 12	11 7	6
			st bits of the result during right shift		R	funct7		rs2	rsl	funct3	rd	Opc
 6) Muli 7) The 	apiy v Sinol	vith one operand signed and or	e unsigned n operation using the rightmost 32 bits (of a 64-	I	imm[11:0		rsl	funct3	rd	Opc
	3 regis		n operation using the rightmost 52 bits (0 4 04=	s	imm[11:5]		rs2	rsl	funct3	imm[4:0]	opc
hit F			ich properties are true (e.g., -inf, -0,+0,	+inf	SB	imm[12 10:5]	rs2	rsl	funct3	imm[4:1 11]	ope
	sify w	rues a 10-ou mask to snow wn										
8) Clas deno	orm,	.)	can interpose itself between the read and		U			imm[31:12]			rd	opc

© 2018 by Elsevier, Inc. All rights reserved. From Patterson and Hennessy, Computer Organization and Design: The Hardware/Software Interface: RISC-V Edition

Appendix A: RISC-V Reference Sheet (Page 2)

DESCRIPTION

if(R[rs1]==0) PC=PC+{imm,1b'0}

PSEUDO INSTRUCTIONS

NAME

Branch = zero

MNEMONIC begz

beqz	Branch =		if(R[rs1]==0)	PC=PC+{imm,1b'0}	beq	×0	z€	ro The	constant value ()	N.A.
bnez	Branch ≠		if(R[rs1]!=0)	PC=PC+{imm,1b'0}	bne	×1	ĭ		m address		Caller
fabs.s,fabs.d	Absolute]<0)?-F[rs1]:F[rs1]		×2	5		pointer		Callee
fmv.s,fmv.d	FP Move		F[rd] = F[rs1]		fsgnj	×3			al pointer		
fneg.s,fneg.d	FP negat	e	F[rd] = -F[rs]		fsgnjn	×4			ad pointer		
j	Jump		$PC = \{imm, 1\}$	b'0}	jal	x5-x			poraries		Caller
jr	Jump reg		PC = R[rs1]		jalr	x8		oc Itili		a paintar	
la	Load add		R[rd] = addre	SS	auipc	x9			d register/Fram	e pointer	Callee
1i	Load im	n	R[rd] = imm		addi				d register	-	Callee
mv	Move		R[rd] = R[rs1]		addi	x10-x			tion arguments		Caller
neg	Negate		R[rd] = -R[rs	1]	sub	x12-x			tion arguments		Caller
nop	No opera	tion	R[0] = R[0]		addi	x18-x			d registers		Callee
not	Not		$R[rd] = \sim R[rs]$	1]	xori	x28-x			poraries		Caller
ret	Return		PC = R[1]		jalr	f0-f	7 ft0	-ft7 FPT	emporaries		Caller
seqz	Set = zer		R[rd] = (R[rs]		sltiu	f8-f	9 fs0	-fs1 FPS	aved registers		Callee
snez	Set \neq zer	0	R[rd] = (R[rs]	1]!= 0) ? 1 : 0	sltu	f10-f	11 fa0			ents/Return values	Caller
						f12-f			unction argume		Caller
OPCODES IN N	UMERI					f18-f			aved registers		Callee
	FMT	OPCODE	FUNCT3	FUNCT7 OR IMM		f28-f			= R[rs1] + R[r	re21	Caller
1b	I	0000011	000		03/0			rete Kilu	K[isi] - K[i	32	Canci
1h	I	0000011	001		03/1	IDDD ##4 F	TO LETTE BOY				
1w	I	0000011	010		03/2		LOATING-POI		CD .		
1d	I	0000011	011		03/3		Fraction) $\times 2^{(Expon)}$				
1bu	I	0000011	100		03/4		f-Precision Bias =				
1hu	I	0000011	101		03/5	Double-Pr	recision Bias = 102	Quad-Precis	sion Bias = 16	383	
lwu	I	0000011	110		03/6	IEEE Half-	, Single-, Double-	, and Quad-P	recision Forn	aats:	
fence	1	0001111	000		0F/0	C F					
fence.i	I	0001111	001		0F/l	S Ex	ponent Frac	tion			
addi	I	0010011	000		13/0	15 14	10 9	0			
slli	I	0010011	001	0000000	13/1/00					\neg	
slti	I	0010011	010		13/2	S	Exponent	Fr	action		
sltiu	I	0010011	011		13/3	31 30	23	22		0	
xori	I	0010011	100		13/4		43	44			_
srli	I	0010011	101	0000000	13/5/00	S	Exponent		Fraction		
srai	I	0010011	101	0100000	13/5/20	62 62	•	52 61			
ori	I	0010011	110		13/6	63 62		52 51			0
andi	Ī	0010011	111		13/7	S	Exponent		Fraction	on	
auipc	Û	0010111			17		Emponem				
addiw	Ĭ	0011011	000		1B/0	127 126		112 11	1		0
slliw	î	0011011	001	0000000	1B/1/00						
srliw	î	0011011	101	0000000	1B/5/00	MEMORY	ALLOCATION			STAC	CK FRAME
sraiw	i	0011011	101	0100000	1B/5/20		0000 003f ffff fff0	Stack	\neg	0171	Higher
sb	s	0100011	000		23/0	SP	0000 0031 1111 1110	ex Stack	- 1		
sh	S	0100011	001		23/1			1 T		Argument 9	Memory
SW	S	0100011	010		23/2			▼	Ι.	Argument 8	Addresses
sd	S	0100011	011		23/3				FP -	▶	7
add	R	0110011	000	0000000	33/0/00			1 T	1	Saved Register	
sub	R	0110011	000	0100000	33/0/20			Dynamic D		Surveu reegister	Stack
sll		0110011	001	0000000	33/1/00	00	00 0000 1000 0000		ata		Grows
	R	0110011	010	0000000	33/2/00	00	00 0000 1000 0000	Static Dat	.		1
slt	R	0110011	010	0000000	33/2/00			Static Dat		Local Variable	s 🔟
02.00	R		0 2 2		0010100					<u> </u>	▼
xor	R	0110011	100	0000000	33/4/00	PC - 00	000 0000 0040 0000	Text	SP -		Lower
srl	R	0110011	101	0000000	33/5/00	10	700 0000 0040 0000	ies	\dashv		
sra	R	0110011	101	0100000	33/5/20			Reserved	. 1	1	Memory
or	R	0110011	110	0000000	33/6/00		0	nex			Addresses
and	R	0110011	111	0000000	33/7/00						
lui	U	0110111			37	SIZE PREI	FIXES AND SYN	IBOLS			
addw	R	0111011	000	0000000	3B/0/00	SIZE	PREFIX	SYMBOL	SIZE	PREFIX	SYMBOL
subw	R	0111011	000	0100000	3B/0/20	103	Kilo-	K	210	Kibi-	Ki
sllw	R	0111011	001	0000000	3B/1/00	106		M	220		
srlw	R	0111011	101	0000000	3B/5/00		Mega-			Mebi-	Mi
sraw	R	0111011	101	0100000	3B/5/20	109	Giga-	G	2 ³⁰	Gibi-	Gi
beq	SB	1100011	000		63/0	1012	Tera-	T	2***	Tebi-	Ti
bne	SB	1100011	001		63/1	1013	Peta-	P	250	Pebi-	Pi
blt	SB	1100011	100		63/4	1018	Exa-	E	260	Exbi-	Ei
bge	SB	1100011	101		63/5	1021	Zetta-	Z	270	Zebi-	Zi
bltu	SB	1100011	110		63/6	1024	Yotta-	Y	280	Yobi-	Yi
bgeu	SB	1100011	111		63/7	10-3	milli-	m	10.12	femto-	f
jalr	I	1100111	000		67/0	10-6	micro-	μ	10-18	atto-	a
jal	UJ	1101111			6F						
ecall	I	1110011	000	000000000000	73/0/000	10.9	nano-	n	10'21	zepto-	z
ebreak	I	1110011	000	000000000001	73/0/001	10-12	pico-	р	10'24	yocto-	у
CSRRW	I	1110011	001		73/1						
CSRRS	I	1110011	010		73/2						
CSRRC	Î	1110011	011		73/3						
CSRRWI	Î	1110011	101		73/5						
CSRRSI	Î	1110011	110		73/6						
CSRRCI	Í	1110011	111		73/7						

3

REGISTER

USES

REGISTER NAME, USE, CALLING CONVENTION

NAME


USE

© 2018 by Elsevier, Inc. All rights reserved. From Patterson and Hennessy, Computer Organization and Design: The Hardware/Software Interface: RISC-V Edition

4

SAVER N.A. Caller

Appendix B: Answer sheet for Question 5



Appendix C: Answer sheet for Question 6

Question 6(1) – b3TM Processor

Cycl e/ Instr	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
III	F	D	E	M	W										
															_

Question 6(2) – b7TM Processor

Cycl e/ Instr	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
I1	F	D	E	M	W										