V2 位流与切片验收

2026-11-13 · [D196] · 结果 R7 提前收口 · 只做整理与补跑, 未改 RTL · 全部为综合/仿真结果, **未上板**

验收项 (a) V2 桥位流 • 综合: 192×216、30 Hz 位流能生成, 有资源占用报告

验收标准	V2 主控位流 + 桥位流 (两面) 能综合/布局布线出 .bin/.fs, 资源占用与时序报告齐全, 时序无负余量
结论	**达成 (综合、布局布线、位流均已生成, 时序全部 ≥ 0)**
配置	上行 1.0G × 16 lane + 校验 + 转发时钟, 双面 (A/B), 192×216 网格 24 链, 605 片 @ 15 rps = 30 Hz 档; 提交 task/d183-v2ul1g e38eea49 (已含在主线 task/d190-merge)

V2 主控 (DR1M90GEG484, pov_slice_ul_top) 位流
pov_m90_pure_ul1000_p2_b12_x16_sb_dev_pe_ab_io25.bin, md5 676864f8

资源	用量	占比	资源	用量	占比
LUT6	17046 / 52480	32.5%	Slice	23397 / 52480	44.6%
寄存器	26381 (slice 26345 / 104960)	25.1%	ERAM (BSRAM)	196 / 280	70.0%
DSP	7 / 240	2.9%	PLL	3 / 8	37.5%
IO (信号)	59 / 201	29.4%	全局时钟 gclk	3 / 32	9.4%

时钟域	约束	Fmax	备注
hclk (切片/DDR 取片)	150 MHz	150.0 MHz	setup 余量 0.000 ns (按零余量判据过, 含 0.3 ns 过约束), hold +0.008 ns
ul_pclk (面 A 上行)	250 MHz	250.4 MHz	1.0G 线速
ul_pclk_b (面 B 上行)	250 MHz	250.4 MHz	

全局: SWNS 0.000 / STNS 0 / HWNS +0.008 / HTNS 0, 周期检查余量 2.000 ns, 无违例端点 (30847 个端点)。

V2 桥 (GW5A-25 UG324S, 面 A p2w / 面 B p2wb) 位流 bridge.fs, md5 31efe5f6 / ba1ae276

资源	面 A	面 B	总量 (占比)
Logic (LUT+ALU)	12400	12399	/ 23040 (54%)
Register	15026	15026	/ 23736 (64%)
CLS	10593	10617	/ 11520 (92% / 93%, 布局紧但已布通)
BSRAM	41	41	/ 56 (74%)
I/O	199	199	/ 239 (84%)
IOLOGIC	90	90	/ 232 (39%)
PLL (PLLA)	2	2	/ 6 (34%)
DSP	桥内未使用		

时序 (ns)	面 A	面 B
setup 最差	+0.955	+1.298

hold 最差	+0.185	+0.181
recovery / removal	+3.921 / +0.166	+4.108 / +0.323
Fmax: dclk (约束 166.67) / pclk (约束 125)	198.2 / 185.8 MHz	212.7 / 182.7 MHz
TNS	0	0

余量说明: 桥 setup 余量 ≥ 0.95 ns、Fmax 比约束高 ≥ 46% (pclk) / ≥ 19% (dclk); 主控 hclk 是零余量档 (靠过约束 0.3 ns 换来的, 属生产判据, 非时序违例)。CLS 占用 92–93% 是桥的主要资源压力点。

未上板: 桥位流的引脚为评估引脚, 未在真板用过; 主控位流 V1 核心板 (本机 02) 与 V2 核心板脚序不同, V2 上板待 V2 回板 (12-04)。

验收项 (b) V2 切片 • 仿真: 192×216、605 片, 30 Hz 逐像素 0 错

验收标准	V2 默认档 (1.0G × 16, 605 片, 15 rps = 30 Hz), 板端切片 → 主控双面 → 两个桥 → 2×24×2260 全链路 RTL 仿真, 两面逐像素 0 错、0 丢片
结论	**达成: 在主线 task/d190-merge (7d67db6a, voxslice 1.9.5) 上重跑 VERIFY_D183, PASS 19 / FAIL 0 (2026-11-13)**

仿真	内容 / 转速	窗口	逐像素 (面 A / 面 B)	上行逐组	丢片	上行占用 / 余量
T1	hashcyl 15.0 rps (30 Hz)	8 片, 含片号回绕 600..2	7 片 290304 像素 0 错 / 0 错	62208 组 0 错 ×2	0	86.0% / 14.0%
T2	walking 15.0 rps	8 片 297..304 (半圈换面)	0 错 / 0 错	0 错	0	86.0% / 14.0%
T3	bonsai 15.0 rps	8 片, 回绕	0 错 / 0 错	0 错	0	86.0% / 14.0%
T5	walking 15.0 rps	20 片 594..8 长窗	19 片 787968 像素 0 错 / 0 错	155520 组 0 错 ×2	0	86.0% / 14.0%
T4	walking 16.0 rps (605 档上限)	8 片, 回绕	0 错 / 0 错	0 错	0	91.8% / 8.2%
N1	反例: 两面互换	-	两面均判 FAIL (判据有效)	-	-	-

另 K1–K3 通过: 余量表 (30 Hz 余 14.0% ≥ 10%)、编译默认 = 1.0G × 16 双面、voxslice 档表默认 605:16.0。桥侧: 0 跳帧、CRC/格式/相位错 0、分发占用峰值 170 / 512。

30 Hz 余量 (每面)	占用	余量
上行 1 片 94.80 µs / 片周期 110.19 µs	86.0%	**14.0%**
2260 帧长	84.9%	15.1%
DDR 硬预算	84.9%	15.1% (最慢片 88.9%, 回板重测)

范围说明: RTL 全链路仿真是在每个关键窗口 (8 / 20 片, 含回绕、半圈换面/换网格) 逐像素比对, 不是整圈 605 片一次跑完 (单次仿真约 20–35 分钟); 整圈靠公式与窗口外推。内容为 hashcyl / walking / bonsai 三种真实 192×216 网格。光电触发、转速抖动、真硬件均未覆盖。

未上板说明

以上全部是综合 + 仿真, **没有上板**: V2 灯板/桥板/核心板 12-04 回板前无硬件; 位流在真硬件上的 1.0G×16 链路误码、DDR 实测最慢片、2260 实际点亮, 均待回板验证。

来源: _work/d183 (位流/报告 _work/d183/out, 主控报告 d183_build/td_pov/build_*/fpga_prj_Runs/phy_1), 重跑 _work/d196 分支 task/d196-v2acc (基于 task/d190-merge), 记录 d196_run.log。