V1 回板当天改板清单

[D77] 10-26 按实际到板情况改写（取代 10-19 版）· **【10-27 更新】**[D87] 按 10-27 实况改写：上行线速定 600M、面 A 链路已通、桥 flash 已烧正式版、两块桥 JTAG 菊花链打通。口径不变：用户定**不改板**，SoC 底板 H1/H2 实物只能插在 FS03 J12/J11，主控位流一律 `POV_HSWAP=1`（面 A 进 bank11，面 B 进 bank33），所以 **J1 与 J2 都要 2.5V**（H7/H9 飞线到两个跳帽中脚，拔帽）。桥板不改。底板 100Ω 空贴；有限流电源。1.8V 方案弃用。

对象：SoC 底板 10-15、桥转接板 10-14（= 10-16 制板）、柔性板 10-15。按"先做哪件"排序。

● **不改会损坏** ● **不改可能误码 / 点不亮** ● **只影响诊断 / 远程升级（可选）** ● **软件已处理，不用动烙铁**

结论

硬件**不重投板。**烙铁要动的只有：**J1、J2 两个帽拔掉，H7/H9 飞线到两个中脚供 2.5V**（必做，10-26 已做）、R82 换 2.2k（必做）、24V 限流防护。桥板 U18/U19 不用改，引脚变化全部由位流吸收。 **【10-27 更新】**到板验证结果说明这套接法够用：**面 A 主控 ↔ 桥 600M 链路已通**（comm_check 核心项全过；PRBS 600 s 和 1 h 都 13 lane 0 误码；真实帧格式出片 10 min 发 244 万片，CRC 0）。**线速由 800M 改 600M** 是 DR1 发端能力决定的（oDDRx2 实测 750/800M 只发偶数位），与板子无关，也不用改板。 桥转接板上 R221–R223、R219 这几个 10k 下拉不用拆，软件已适配；原来推荐的 R235/R223 换 2.2k 降为可选（10-27 没改，边带复位和 JTAG 都正常）。

一、上电前（第 1 步）

#	板	做什么	为什么 / 怎么验
1	SoC 底板（FS03）	● **J1、J2 两个帽都拔掉**，从底板 **H7、H9**（1 脚 PWR2V5，2 脚地；专供 J1/J2）飞线到**两个跳帽的中脚。**（初版只改 J2，已作废。）**【10-27】**已做，bank33 实测 2.506 V。	hswap 下面 A 进 bank11、面 B 进 bank33，两个 bank 都是 LVDS25。**加载位流前量 bank11（J1 中脚）和 bank33（J2 中脚）都在 2.40–2.60 V。**位流 IO 标准与 bank 电压不符会伤器件（UG1210 p13）。守"模块先上电、最后断电"。
2	桥转接板	● 核心板压到 CN3 上时**方向不能反**（两座 180° 对称，装反也插得进）。实物芯片是 **GW5A-25 B 版**（丝印 2544BB0N，UG324C2/I1），桥位流按 B 版编。	上电前量：CN3 第 1 脚（FPGA_TCK）与核心板 TCK 导通；VCC3P3 对地不短路。
3	SoC 底板	● **24V 临时防护**（P4：3 脚 24V，4 脚地）。台架用限流电源（0.5–1 A 起）；上滑环前线束串 2A 保险丝 + 肖特基（如 SS54）防反接，P4 背面并 TVS（SMBJ26A 一类，先核 TPS56A37 输入耐压上限）。	底板 24V 输入没有保险丝、TVS 和防反接。**上滑环前必须做完。**
3b	SoC 底板	● **R82 由 10Ω 换 2.2kΩ**（光电是推挽，必换）。通信验证不用光电，但同次改掉；到板时先核是否已换。	10Ω 时 3.3V 光电灌进 2.5V bank 电流过大。

4	SoC 底板	● **SoC 底板 R182–R201、R53–R72 空贴**（用户已确认）。	双端接会让摆幅减半，保持空贴。FPC1.11–12 应开路。**位号撞名见第三节，别拆错。**

二、可选改动

#	板	做什么	什么时候需要
5	桥转接板	● R176–R181 贴 0Ω（R176–R180 在底面 x≈64.8 mm，R181 在顶面）。	只影响 ACK 回读诊断，不影响点亮。
6	SoC 底板	● **【10-27 更新】不用做了**：原来是"只装面 A 又想读桥 TDO"时从 R6 第 2 脚飞线到 R5 第 2 脚（约 75 mm）。现在两块桥都插上，JTAG 菊花链闭合，TDO 经面 B 回主控，IDCODE 读得到（D80）。	只在以后单装面 A 又要读 TDO 时才需要；**装面 B 之前必须剪掉。**
7	桥转接板	● R235（RSTN 下拉）、R223（TCK 下拉）10k → 2.2k。**【10-27 更新】**由"推荐"降为**可选。**	原担心主控配置前这两根被上拉、与 10k 分压落在转换器不定区。10-27 没改（不改板；R223 确认仍是 10k）：边带 RSTN 复位后自愈、JTAG 菊花链灌桥都正常，暂不用改。
8	FS03	● 用到的 CEP 对上 **R187–R210（33Ω 串联排阻）**换 0Ω。	信号完整性，可选。600M 下 PRBS 1 h 0 误码，现在不改也行。注意是 FS03 上的 33Ω 排阻，不是 100Ω 端接。

三、保持不动 / 位号撞名（别拆错）

位号	在哪块板	是什么	处理
R182–R201	SoC 底板	100Ω 端接	**空贴（要拆/不贴）**
R182–R201（如 R185）	桥转接板	100Ω 端接（桥侧收端）	**保留**
R187–R210	FS03	33Ω 串联排阻	不是端接，不要当 100Ω 拆；可选换 0Ω（第 8 项）
R208 / R233	桥转接板	U18/U19 的 OE（9 脚）10kΩ 下拉	**保留（OE 低有效 = 使能）**
【10-27】R221 / R222 / R223	桥转接板	JTAG 的 TDI / TMS / TCK 10kΩ 下拉（U18 A2/A3/A4 侧）	**保留：主控预检读到 0 是正常的，软件开关 `--bridge-pulldowns` 已放行（D74）；R223 可选换 2.2k（第 7 项）**
【10-27】R219	桥转接板	TDO 10kΩ 下拉（B 侧）	**保留：两块桥都插时 TDO 空闲读 0 是正常的，软件开关 `--tdo-pulldown` 已放行（D80）**

桥转接板上其余：伙伴组 0Ω 不贴；L7 不贴。CN3/CN6 脚号按 101−n 对应是对的。**桥板 U18/U19 不改**：SN74AVC4T774（TSSOP）16 脚 VCCA = 2.5V、15 脚 VCCB = 3.3V、9 脚 OE 低有效。

名词提醒：底板 H1 ↔ FS03 J11、H2 ↔ J12 的"设计意图"与实物相反（实物 H1 插 J12、H2 插 J11，只能这么装），这就是用 hswap 位流吸收的原因，**不是装错了**。用户已定：**不改板、软件换球**就是 V1 的正式做法。

四、软件 / 位流已处理（不用动烙铁）

变化	处理
H1/H2 插在 J12/J11（与设计意图相反）	● 主控位流 `POV_HSWAP=1`（CEP1 头座脚 n 的球 ↔ CEP2 头座脚 n 的球），面 A 上行 PLL 钉 x0y0z0；光电换球后在 H22（CEP1.49）。现在打包进 `POV_PROFILE=v1`（D72/D78）。
【10-27】上行线速 800M → **600M**	● 用户 10-27 拍板。DR1 oDDRx2 实测：400/600M 逐位正确，700M 边缘，750/800M 只发偶数位，改时钟网也一样（D72，问题已整理给安路）。600M 每片上行 146 µs，占 V1 片率 4284 片/s 的 63%，够用。主控五档已按 600M 重编（D78，`_work/d78_out`，0 违例）。桥位流不用为线速改（桥 PLL 跟转发时钟走）。
转发时钟 = 线速/8	● 【10-27 更新】新主控位流复位就是 **fwd=2**（600M 时 75 MHz），加载自检 CTRL 复位值 0x1044。**不再需要** `COMM_UL_FWD=2` / `ul fwd 2` 手动步骤。
桥芯片 B 版、桥上行接收	● 【10-27 更新】D76 的 B 版桥位流（`_work/d76_out`，逐 lane IODELAY 扫眼 + 极性自判）已在 600M 上验证通过。10-26 的"桥只收到一半位"根因在主控发端（800M 只发偶数位），不在桥。
【10-27】桥 flash 内容	● **已烧正式版**：面 A **e60cp**（md5 e19f344a，USERCODE E405，BUILD 26102760）、面 B **e60cb**（md5 d6de18bc，USERCODE FA0B，BUILD 26102740）。e60cp = e60c + PRBS 计数，通信验证和出片都能用。
桥位流怎么进桥	● 【10-27 更新】两块桥都插上后 JTAG 菊花链闭合，主控带回读校验地灌 SRAM、让桥 reload flash（D80：`gw5a_sram --profile d27 --bridge-pulldowns --tdo-pulldown --chain 2 --pos N`）。**除了改 flash，不再需要 PC 下载器**；10-26 写的"暂用 PC 下载器"作废。
桥 flash 烧录	● 暂时还用 PC 下载器，必须 Arora V 操作：`programmer_cli.exe --device GW5A-25B --run 54 --fsFile <.fs> --cable-index 1 --location 44 --frequency 2.5MHz`。**严禁 --run 9/13/36**（报 spi flash not found 并让 JTAG 挂死，需断电）。烧时拔那块桥的 FPC、接 H1；flash 型号 GD 0xC84018；出厂固件备份 `_work/d74_backup/`；批量脚本 `d74_bridgemgmt/flash_bridge.sh`。【10-27】D81 在做主控远程烧 flash。
主控开机演示	● 已关（卡上 `pov/nodisplay`），V0 位流不会在 bank11 与桥对驱；FPC 可以常插。
光电从 W6 换到 CN3 → R82 → U12	● 主控约束 `POV_SPIN_PIN=v3`；换球后光电球在 H22（CEP1.49）。

R236 改 10k 上拉、新增 R237 下拉；R235 10k 下拉 SB_RSTN	● 已在投板版里，主控 _sb 位流自己驱动 SB_RSTN，不用飞线。
V1 装 A、B 两面	● hswap 下面 A 在 bank11、面 B 在 bank33，两个 bank 都已是 2.5V。**【10-27 更新】** 两块桥都已插上，JTAG 两面都通，面 B flash 是 e60cb；双面主控位流已出（D78 g2 双面 fe3723dc）。**面 B 通信验证还没做**；V0.1 不接灯板（灯板约 11-05 回）。

五、阶段与待确认

#	问题	状态
Q1	底板 100Ω 贴没贴	已答：空贴 ✓（SoC 底板 R182–R201）
Q2	主控 IO 电压	已定：**bank11 与 bank33 都 2.5V**（J1、J2 都改，H7/H9 供）；不改板，hswap
Q3	光电推挽还是开集	已答：推挽 ⇒ R82 换 2.2k
Q4	底板没有 CN4 电机口	已答：电机控制在定子端，不用飞线
Q5	位流	**【10-27 更新】**已定。主控 _work/d78_out（MD5SUMS.txt）：PRBS b3af9155 / g2 单面 1ccf8111 / g2 双面 fe3723dc / v1 单面 4211391d / v1 双面 0357bebc。桥 _work/d76_out：e60cp e19f344a / e60cb d6de18bc / e60c 90b831e7。
Q6	V0.1 阶段范围	只验主控 ↔ 桥通信与出片，**不接灯板**；灯板约 11-05 回，之后做出图（V1）。D86 在准备灯板日。
Q7	**【10-27】**上行线速	已定：**600M**（用户 10-27）。原 800M 作废。
Q8	**【10-27】**桥每秒设计性跳 1 片、resid 每帧 1 槽	在查（D82）。不挡通信：跳片是刷新整表那一帧（每 4296 帧 1 片，约 0.023%），真欠载 fs_miss = 0。
Q9	**【10-27】**V2 的 1.2G 上行	DR1 在这个速率下做不到（750M 起只发偶数位），D84 在找出路（高 sclk 用法 问安路 / 降 V2 片率 / 每面多一条链路）。不影响 V1。

配套操作页：到板当天_通信验证（同目录）。出处：dr1v90 d36_hwsync/REPORT.md、d35_faceb/REPORT.md、task/d70-v1comm、task/d74-bridgemgmt（d74_bridgemgmt/README.md §2.2b 下拉电阻核对）；三板检查_2026-10-15.pdf；用户 10-26 到板实测；**【10-27】**task/d72-v1hs（线速实测表）、task/d76-p1rxfe、task/d78-v1l600（_work/d78_out）、task/d79-v1content-fix（tp 10 min）、task/d80-jtag2chain（两桥菊花链）、用户 10-27 拍板 600M。