V1 回板当天改板清单

【10-26 更新】[D77] 按 10-26 实际到板情况改写（取代 10-19 版）。用户定**不改板**：SoC 底板 H1/H2 实物只能插在 FS03 J12/J11，主控位流一律 `POV_HSWAP=1`（面 A 进 bank11，面 B 进 bank33），所以 **J1 与 J2 都要 2.5V**（H7/H9 飞线到两个跳帽中脚，拔帽）。桥板不改。底板 100Ω 空贴；有限流电源。1.8V 方案弃用。

对象：SoC 底板 10-15、桥转接板 10-14（= 10-16 制板）、柔性板 10-15。按"先做哪件"排序。

● **不改会损坏** ● **不改可能误码 / 点不亮** ● **只影响诊断 / 远程升级（可选）** ● **软件已处理，不用动烙铁**

结论

硬件**不重投板。**烙铁要动的只有：**J1、J2 两个帽拔掉，H7/H9 飞线到两个中脚供 2.5V**（必做）、R82 换 2.2k（必做）、24V 限流防护、桥板 R235/R223 换 2.2k（推荐）。桥板 U18/U19 不用改。引脚变化全部由位流吸收。 【10-26 更新】已验证：边带双向、握手、13 lane 静态连通与极性、转发时钟 100.000 MHz；**未过：高速接收**（桥 IDES8 半速采样，D76 修复中，属软件/位流，不是硬件改动）。**桥位流与主控位流都必须用新交付的版本**（hswap 主控 D72、B 版桥 D76），旧位流不能用。

一、上电前（第 1 步）

#	板	做什么	为什么 / 怎么验
1	SoC 底板（FS03）	● 【10-26 更新】**J1、J2 两个帽都拔掉**，从底板 **H7、H9**（1 脚 PWR2V5，2 脚地；专供 J1/J2）飞线到**两个跳帽的中脚。**（初版只改 J2，已作废。）	hswap 下面 A 进 bank11、面 B 进 bank33，两个 bank 都是 LVDS25。**加载位流前量 bank11（J1 中脚）和 bank33（J2 中脚）都在 2.40–2.60 V。**位流 IO 标准与 bank 电压不符会伤器件（UG1210 p13）。守"模块先上电、最后断电"。
2	桥转接板	● 核心板压到 CN3 上时**方向不能反**（两座 180° 对称，装反也插得进）。 【10-26 更新】实物芯片是 **GW5A-25 B 版**（丝印 2544BB0N），桥位流按 B 版编。	上电前量：CN3 第 1 脚（FPGA_TCK）与核心板 TCK 导通；VCC3P3 对地不短路。
3	SoC 底板	● **24V 临时防护**（P4：3 脚 24V，4 脚地）。台架用限流电源（0.5–1 A 起）；上滑环前线束串 2A 保险丝 + 肖特基（如 SS54）防反接，P4 背面并 TVS（SMBJ26A 一类，先核 TPS56A37 输入耐压上限）。	底板 24V 输入没有保险丝、TVS 和防反接。**上滑环前必须做完。**
3b	SoC 底板	● **R82 由 10Ω 换 2.2kΩ**（光电是推挽，必换）。 【10-26 更新】本次通信验证不用光电，但同次改掉；到板时先核是否已换。	10Ω 时 3.3V 光电灌进 2.5V bank 电流过大。

4	SoC 底板	● **SoC 底板 R182–R201、R53–R72 空贴**（用户已确认）。	双端接会让摆幅减半，保持空贴。FPC1.11–12 应开路。**位号撞名见第三节，别拆错。**

二、可选改动

#	板	做什么	什么时候需要
5	桥转接板	● R176–R181 贴 0Ω（R176–R180 在底面 x≈64.8 mm，R181 在顶面）。	只影响 ACK 回读诊断，不影响点亮。
6	SoC 底板	● 只装面 A 又想让主控远程灌桥：从 R6 第 2 脚飞 30AWG 线到 R5 第 2 脚（约 75 mm）。 **【10-26 更新】本次桥位流走 PC 下载器，可不做**（远程灌桥暂不可用：预检 TMS/TDI 读 0，查因中）。	改完后 `sbd jtag idcode` 应读到 0x0001281B。**装面 B 之前剪掉这根线。**
7	桥转接板	● R235（RSTN 下拉）、R223（TCK 下拉）10k → 2.2k。	主控配置前这两根被上拉，与 10k 分压落在转换器不定区，可能误复位/误时钟。推荐做。
8	FS03	● 用到的 CEP 对上 **R187–R210（33Ω 串联排阻）**换 0Ω。	信号完整性，推荐。注意是 FS03 上的 33Ω 排阻，不是 100Ω 端接。

三、保持不动 / 位号撞名（【10-26 更新】别拆错）

位号	在哪块板	是什么	处理
R182–R201	SoC 底板	100Ω 端接	**空贴（要拆/不贴）**
R182–R201（如 R185）	桥转接板	100Ω 端接（桥侧收端）	**保留**
R187–R210	FS03	33Ω 串联排阻	不是端接，不要当 100Ω 拆；可选换 0Ω（第 8 项）
R208 / R233	桥转接板	U18/U19 的 OE（9 脚）10kΩ 下拉	保留（OE 低有效 = 使能）

桥转接板上其余：伙伴组 0Ω 不贴；L7 不贴。CN3/CN6 脚号按 101−n 对应是对的。**桥板 U18/U19 不改**：SN74AVC4T774（TSSOP）16 脚 VCCA = 2.5V、15 脚 VCCB = 3.3V、9 脚 OE 低有效。

名词提醒：底板 H1 ↔ FS03 J11、H2 ↔ J12 的"设计意图"与实物相反（实物 H1 插 J12、H2 插 J11，只能这么装），这就是用 hswap 位流吸收的原因，**不是装错了。**

四、软件 / 位流已处理（不用动烙铁）

变化	处理
H1/H2 插在 J12/J11（与设计意图相反）	● 主控位流 `POV_HSWAP=1`（CEP1 头座脚 n 的球 ↔ CEP2 头座脚 n 的球），面 A 上行 PLL 钉 x0y0z0。D70 转正，D72 出 hswap 主控位流。
转发时钟线速/8	● 主控上行转发时钟要 **fwd=2（100 MHz）**，桥 p1 要 100 MHz。缺省改 2 由 D72 做；过渡期通信脚本用 `COMM_UL_FWD=2`；`sbd up` 已改读-改-写保留 fwd（D70）。
桥芯片 B 版	● `build_p1.sh` 缺省 `DVER=B`（D74/D75）。桥高速接收问题（IDES8 半速采样）D76 修复中。
桥 flash 烧录	● 必须 Arora V 操作：`programmer_cli.exe --device GW5A-25B --run 54 --fsFile <.fs> --cable-index 1 --location 44 --frequency 2.5MHz`。**严禁 --run 9/13/36**（报 spi flash not found 并让 JTAG 挂死，需断电）。烧 flash 要拔 FPC、接 H1。flash 型号 GD 0xC84018；出厂固件备份 `_work/d74_backup/`；批量脚本 dr1v90 task/d74-bridgemgmt `d74_bridgemgmt/flash_bridge.sh`。
主控开机演示	● 已关（卡上 `pov/nodisplay`），V0 位流不会在 bank11 与桥对驱；FPC 可以常插。
桥位流怎么进桥	● 暂用 PC 下载器（`--bridge-load pc`，下载时拔 FPC、接 H1）；远程灌桥 SRAM 暂不可用（预检 TMS/TDI 读 0，查因中；面 A 单装 TDO 不回主控 H-3，只能盲灌）。
光电从 W6 换到 CN3 → R82 → U12	● 主控约束 `spin_sync_i` 在 U12（`POV_SPIN_PIN=v3`）。
R236 改 10k 上拉、新增 R237 下拉；R235 10k 下拉 SB_RSTN	● 已在投板版里，D27 主控位流自己驱动 SB_RSTN，不用飞线。
V1 装 A、B 两面	● hswap 下面 A 在 bank11、面 B 在 bank33，两个 bank 都已是 2.5V。**V0.1 阶段只验面 A，不接灯板**（灯板约 11-05 回）；面 B 的主控约束 / FACE=1 桥变体 / 两器件 JTAG 链等排在后续。

五、阶段与待确认

#	问题	状态
Q1	底板 100Ω 贴没贴	已答：空贴 ✓（SoC 底板 R182–R201）
Q2	主控 IO 电压	【10-26 更新】已定：**bank11 与 bank33 都 2.5V**（J1、J2 都改，H7/H9 供）；不改板，hswap
Q3	光电推挽还是开集	已答：推挽 ⇒ R82 换 2.2k

Q4	底板没有 CN4 电机口	已答：电机控制在定子端，不用飞线
Q5	位流	主控 hswap 位流 D72、B 版桥位流 D76：**md5 / 路径见 D72/D76 交付（明早主会话填）**
Q6	V0.1 阶段范围	**【10-26 更新】**新增阶段 V0.1：只验主控 ↔ 桥通信，**不接灯板**；灯板约 11-05 回，之后做出图（V1）。

配套操作页：到板当天_通信验证（同目录）。出处：dr1v90 d36_hwsync/REPORT.md、d35_faceb/REPORT.md、task/d70-v1comm、task/d74-bridgemgmt；三板检查_2026-10-15.pdf；用户 10-26 到板实测。