SoC 转接板接口清单 · 加电机控制器口

板 SoC 转接板（DR1M90 / FS03 底板 → 两路 FPC）　**底稿** SCH_Schematic1_2026-10-12 首版

日期 2026-10-14　**状态** 管脚分配已确认

> **这次改什么：** SoC 和电机控制器之间加一个接口，一共 3 根信号加地：
>
> - **串口 2 根**（MOT_TX / MOT_RX）：启停、设转速、读实际转速和故障。慢速，115200 起。
> - **角度脉冲 1 根**（MOT_IDX）：电机控制器在固定角度**模拟光电开关**，每转一个上升沿 = 0°。脉冲直接进 FPGA，按时钟打时间戳，比走串口报角度实时得多。
>
> **管脚（10-14 已确认）：** 光电 / 角度脉冲 = `CEP2_24P`，串口 TX = `CEP2_8P`，RX = `CEP2_8N`。`CEP2_24N` 留空。占用 CEP2_8P/N 的前提是 **JTAG 维持两桥菊花链**，也就是撤回审查单 S2。详见第 3 节。
>
> **电平：** bank11 改板后是 2.5 V，电机控制器按 3.3 V 算，中间加一片 4 路电平转换（和桥板 U19 同型号 SN74AVC4T774）。原 CN3 推挽 3.3 V 直接进 2.5 V bank 超 VIH 上限的问题也一起解决。

1 · 全板接口总表（首版现状 + 本次新增）

位号	接到哪	座子	内容	状态
H1 / H2	FS03 底板 CEP1 / CEP2	50 针 ×2	bank33（面 A）、bank11（面 B）全部 IO	现有
FPC1	面 A 桥板	XW0525512-702R-001 70 导体	20 对 LVDS25 上行 + ACK / RST / UART_RX / UART_TX + JTAG 4 根 + 地；电源不走 FPC	现有
FPC2	面 B 桥板	同上	同上（网名 DRV2_*）	现有
CN1 / CN2	两块桥板 5 V 入口	B2P-VH	1 = GND，2 = 5 V	现有
H5 / H6	滑环 / 外部电源	单针排针 ×2	24 V / GND 入口（建议加保险丝、TVS、防反接）	现有
H7 / H9	FS03 两个 VCCIO 跳帽	2 针	PWR2V5 / GND，给 bank33 / bank11 供 2.5 V	现有（依赖 S1 修好）
H3 / H4	未注明	单针排针 ×2	网 AC1 / AC2，全图各只出现 1 次，没接任何东西	**问用途**
CN3	真光电开关（备用）	HC-XH-3ALT	1 = 信号（R82 10 Ω + C23 1 nF → CEP2_24P），2 = VCC3V3，3 = GND	保留，改走电平转换

CN4	**电机控制器**	XH 2.54 4 针（建议）	MOT_IDX / MOT_TX / MOT_RX + GND	**新增**

2 · 新增电机控制器口 CN4 逐脚定义

CN4 脚	信号	方向	电机侧电平	经过	FPGA 球（FS03）	说明
1	GND	—	—	—	—	信号参考地，必须和信号同线走
2	MOT_IDX	电机 → SoC	3.3 V 推挽	U_LS 通道 1（B→A）	CEP2_24P · BK11_L5P	模拟光电开关：每转 1 个上升沿 = 0°，高电平 ⩾10 µs。和 CN3 二选一（0 Ω 选通），RTL 现有上升沿逻辑不用改
3	MOT_TX	SoC → 电机	3.3 V	U_LS 通道 2（A→B）	CEP2_8P · BK11_L14P	UART 8N1，115200 起、可到 921600；10 kΩ 上拉保证空闲为高
4	MOT_RX	电机 → SoC	3.3 V	U_LS 通道 3（B→A）	CEP2_8N · BK11_L14N	10 kΩ 上拉，不插线时不误收

U_LS = SN74AVC4T774PWR：VCCA = PWR2V5（FPGA 侧），VCCB = VCC3V3（电机侧），DIR 硬接成上表方向，OE 下拉常使能，通道 4 不用（输入端接地）；每路电机侧串 33 Ω、加 ESD 阵列（可沿用桥板的 SP3003-04XTG）。CN3 的 R82 / C23 保留在电机侧；CN3 和 CN4 的 IDX 各经一只 0 Ω 进通道 1，默认贴 CN4、CN3 那只 DNP。

3 · 管脚预算：为什么要撤回 S2

方案	CEP2_8P/N	CEP2_24N	CEP2_24P	结果
A（已定）JTAG 菊花链	MOT_TX / MOT_RX	留空	MOT_IDX	**串口全双工 + 角度脉冲**
B · 按 S2 拆 JTAG	桥 B 的 TDI2 / TDO2	只剩 1 根	MOT_IDX	**串口缺 1 根，只能单向**

方案 A 的代价：一面桥不在位时，另一面也没法用 JTAG 加载。验证板上两面桥总是同时装，单块调试可以用桥板本地下载座 J103，所以可以接受。首版图里 R6（桥 A TDO → 桥 B TDI）已经是菊花链，**JTAG 部分不用改图**。2 期自研板管脚宽裕，到时再按契约拆独立 JTAG。

4 · 串口内容（先定框架，协议细节另出）

方向	内容	频率

SoC → 电机	启动 / 停止、目标转速、角度脉冲相位偏置（校 0° 用）、每转脉冲数 N	按需
电机 → SoC	实际转速、状态（加速中 / 稳速 / 故障码）、母线电压电流（可选）	10 Hz 周期上报

帧格式建议：帧头 + 长度 + 命令 + 数据 + CRC8。转速门控逻辑以 IDX 测出的周期为准，串口上报的转速只做交叉核对。

5 · 待定

#	事项	影响
M1	**电机控制器装在转子还是定子？** SoC 板有 24 V 滑环入口，说明 SoC 在转子上；如果电机控制器在定子上，这 4 根线要过滑环（至少多 4 道，IDX 抖动要实测），或者换红外 / 无线	**决定 CN4 是板上直连还是接滑环**
M2	电机控制器 IO 电平（3.3 V / 5 V）和型号	5 V 时 VCCB 改接 5 V，SN74AVC4T774 的 VCCB 上限 3.6 V 不够，要换 1.1–5.5 V 的 LXC 系（如 2 片 SN74LXC2T45）
M3	CEP2_24P = 光电，CEP2_8P = TX，CEP2_8N = RX，CEP2_24N 留空，不设备用脚 → 按方案 A，JTAG 保持菊花链，S2 撤回	✅ **10-14 用户确认（原理图中 BK11_L14P / L14N 为空网）**
M4	H3 / H4（AC1 / AC2）用途	问硬件同事
M5	FPGA 约束：CEP2_8P / CEP2_8N 设 LVCMOS25，加一个 UART 核	软件侧回板前做完

依据：SCH_Schematic1_2026-10-12（CN3 / H1–H9 / CN1–2 读图 + 300 dpi 截图）；转接板审查单 v3（2026-10-12：空闲脚 CEP2_8P/N、CEP2_24N，S2、S3 连带）；模组间接口规格书 v3（E38 / D23 光电开关、bank11 2.5 V 的 VIH 上限 2.8 V）。