转接板改板单 · 按 10-10 原理图（七项）

板子 **桥转接板 ACG525-LED-V01**（灯板 ↔ 本板 ↔ GW5A 核心板 ACG525-CORE-V2；FPC2 去 SoC 侧），另含 **SoC 转接板** 一项

被审图 **SCH_GW5A to LED board V01_2026-10-10**（对比 09-23 版）　　日期 **2026-10-10**

> 本单按硬件 10-10 发来的最新原理图写，替换下午那份四项单和傍晚的六项单。
>
> 本单围绕一个目标：**桥 FPGA 永远能起来**。板载 flash 存出厂保底固件，由本地 JTAG 下载座烧写；每次上电先从 flash 自动启动，再由 SoC（DR1）经 JTAG 把新固件灌进 SRAM。DR1 出问题时，GW5A 仍跑 flash 里的版本，不会变砖。第 1–4 条是这个目标的硬件前提。
>
> SoC 与桥之间的电平转换**全部放在桥转接板上**，FPC 上统一 2.5 V（接口契约 D5），SoC 转接板不加器件。09-18 改板结论里其它还没改的项列在最后。

#	改什么	状态	不改的后果
1	核心板侧 CN3 / CN6 改回 `AXK600337YG`，脚号恢复 09-23 的编号	**10-10 新引入 · 必改**	**母座对母座，插不上核心板**
2	VCCIO45 改回 3.3 V：L3 贴片、L7 改 NC	**10-10 新引入 · 必改**	**flash 上电自动加载失败，保底固件起不来**
3	JTAG 和边带共 8 根加方向固定的电平转换（2 片 SN74AVC4T774）+ 本地下载座 + OE 跳线	**未改 · 必改**	**烧不了 flash，DR1 灌不了 GW5A；3.3 V 反灌 DR1**
4	FPC2 尾部 64–72 按接口契约 v3 重排；核实 FPC 座是否 72 导体	**未改 · 必改**	**JTAG / UART 四根短到地**
5	上行转发时钟保持在 `B5_B26`（09-23 已改），等试综合结论	**已改 · 待确认**	试综合不过则改接 B4_B33
6	灯板侧 CN1 / CN2 新编号与新排线，和新版灯板逐脚对插核对	**10-10 新改 · 必核**	对不上则下行和灯板电源错位
7	**SoC 转接板**的 FPC 尾部按同一份契约核对	**必核**	一头对、一头错，照样短地 / 接错

1 核心板侧座子改回公座和原编号 必改 · 10-10 新引入

现状

10-10 版把 CN3、CN6（原 CN4）从 `AXK600337YG` 改成了 `AXK500137YG`，同时脚号整体镜像：奇数脚 n → 100−n，偶数脚 n → 102−n。网络在符号上的位置没变，只是料号和编号变了。灯板侧 CN1 / CN2 仍是 AXK600337YG。

为什么错

- 核心板 ACG525-CORE-V2 上的 P1 / P2 本身就是 `AXK500137YG`。官方评估底板 ACG525-CB-V2 配的是 `LB3524-G100P`（与 AXK600337YG 同类）。转接板也用 AXK500137YG，就是两个同类座子对插，插不上。
- 官方底板的脚号与核心板一一对应，例如核心板 P1.20 = `B4_B45_N`，底板也是 20 脚。09-23 版转接板同样是 20 脚，10-10 版变成了 82 脚。
- 按 10-10 编号，`VCC3P3` 从 1 / 3 脚跑到 99 / 97 脚，`B4_B33_P` 从 21 脚跑到 79 脚。

改法

CN3、CN6 料号和封装改回 `AXK600337YG`（或 LB3524-G100P），脚号恢复 09-23 版：转接板第 n 脚对核心板第 n 脚。如果硬件同事是有依据才改的（例如拿到了核心板实物或松下图纸），请把依据发过来，我们再核一遍。

回板验收

☐ PCB 上 CN3 / CN6 封装是公座；与核心板实物试插到位。

☐ CN3.1 / 3 = VCC3P3，CN3.19 / 21 = B4_B33_N / P，CN3.20 = B4_B45_N（与对接表 v3 的 200 脚表逐脚一致）。

2 VCCIO45 改回 3.3 V 必改 · 10-10 新引入 · flash 启动前提

现状

10-10 版新加了 `L7`（PWR2V5 → VCCIO45）并贴片，原来的 `L3`（VCC3P3 → VCCIO45）标成 `UPZ1608E121-3R0TF/NC`。默认装配下 bank4/5 是 2.5 V。

为什么错

核心板的启动电路全在 bank4、全在 3.3 V：flash GD25Q128 的电源和 CS / MISO / MOSI / CLK / WP / HOLD 的 4.7 kΩ 上拉都接 VCC3P3，READY / DONE / MODE 配置脚也接 VCC3P3，50 MHz 有源晶振进 T9。bank 降到 2.5 V 后：

- FPGA 驱 flash 只有 2.5 V，flash 的输入高门限约 2.31 V，**MSPI 上电自动加载会失败**，保底固件起不来；
- flash、上拉和晶振的 3.3 V 打进 2.5 V bank，超过 GW5A 输入上限 2.8 V。

如果改 2.5 V 是为了让 bank4 里的边带和 DR1 电平一致，改由第 3 条的转换器解决，不要动 bank 电压。

改法

`L3` 贴 `UPZ1608E121-3R0TF`，`L7` 改 NC 或删掉。VCCIO45 固定接 VCC3P3（新增的 U15 供电）。

回板验收

☐ 上电量 VCCIO45 = 3.3 V。

☐ flash 里烧好保底位流后，单独上电（不插 FPC），GW5A 自己加载，DONE 变高。

3 JTAG 和边带的电平转换 + 本地下载座 必改 · flash 烧写与 DR1 加载前提

现状

10-10 版未改。`FPGA_TDO/TDI/TMS/TCK` 从核心板座直连 FPC2.67–70；边带 `DR1V_ACK`（B4_B29_N）、`DR1V_RST`（B4_B52_N）、`DR1V_UART_RX/TX`（B4_B39_P/N）也直连 FPC2.62–65。CN5 是 5 V 电源座，全板没有下载口。

放在哪

全部放在本板（桥转接板），SoC 转接板不加器件。原因：

- 接口契约 D5 规定 FPC 上单端线统一 2.5 V；电平不同的是 GW5A（JTAG 在 bank10 固定 3.3 V，边带在 bank4 也是 3.3 V），由它这一侧转换。
- 下载座在本板。插下载器时要保证 FPC 一侧没人驱动 TCK / TMS / TDI，转换器和下载座在同一块板上，一个跳线就能切换。
- FPC 没插、DR1 没起来时，2.5 V 一侧的上下拉在本板上，GW5A 的 JTAG 和复位仍是确定电平。

改法

- 两片 `SN74AVC4T774`（每位方向可单独设）。A 侧 VCCA = 本板 PWR2V5（对 FPC），B 侧 VCCB = VCC3P3（对 GW5A）。选它是因为方向固定、无内部上拉，任一侧掉电时输出高阻，两块板上电先后不同也不会互相灌电。
- **不要用 TXS0108E、TXB0108 这类自动方向器件**：前者有内部上拉，后者输出阻抗约 4 kΩ，RSTN 上已经出过问题。
- 本地 JTAG 下载座（高云下载器 10 针）直接接 GW5A 一侧（3.3 V）。JTAG 那片的 OE 接跳线：插下载器时禁止，DR1 使用时使能（接口规格 v3 决策 D5）。边带那片 OE 常使能。
- GW5A 一侧上下拉按高云 UG 推荐：TMS、TDI 上拉，TCK 下拉。

片	信号（契约名 / 现网名）	FPC2 脚	方向	GW5A 侧	2.5 V 侧
JTAG OE 接跳线	`JTAG_TCK` / FPGA_TCK	68	SoC → 桥 2.5 → 3.3 V	bank10	10 kΩ 下拉
	`JTAG_TMS` / FPGA_TMS	70	SoC → 桥 2.5 → 3.3 V	bank10	10 kΩ 上拉
	`JTAG_TDI` / FPGA_TDI	71	SoC → 桥 2.5 → 3.3 V	bank10	10 kΩ 上拉
	`JTAG_TDO` / FPGA_TDO	72	桥 → SoC 3.3 → 2.5 V	bank10	—
边带 OE 常使能	`SB_RSTN` / DR1V_RST	63	SoC → 桥 2.5 → 3.3 V	`B4_B52_N`	10 kΩ 下拉
	`SB_UART_S2B` / DR1V_UART_TX	66	SoC → 桥 2.5 → 3.3 V	`B4_B39_N`	10 kΩ 上拉
	`SB_ALIGNED` / DR1V_ACK	62	桥 → SoC 3.3 → 2.5 V	`B4_B29_N`	—

片	信号（契约名 / 现网名）	FPC2 脚	方向	GW5A 侧	2.5 V 侧
	`SB_UART_B2S` / DR1V_UART_RX	65	桥 → SoC 3.3 → 2.5 V	`B4_B39_P`	—

好处

SB_RSTN 下拉保证 DR1 没起来时桥片保持复位；SB_UART_S2B 上拉保证 UART 空闲为高。边带可以继续留在 bank4，09-18 遗留的"边带挪出 bank4"不用再改走线；VCCIO45 也能放心回到 3.3 V（第 2 条）。上行 20 对 LVDS 不用转换：DR1 的 LVDS25 进 GW5A 3.3 V bank 的差分输入是合法的。

回板验收

☐ 上电量两片转换器两侧电平：FPC 侧 2.5 V，GW5A 侧 3.3 V；不插 FPC 时 TCK 低、TMS / TDI 高、SB_RSTN 低。

☐ 插高云下载器能读到 IDCODE `0x0001281B`（GW5A-25），并能把保底位流烧进 flash。

☐ 跳回 SoC 侧后，DR1 经 JTAG 读到同一个 IDCODE，并能把位流灌进 SRAM。

☐ DR1 拉低 SB_RSTN，GW5A 侧对应脚为低；GW5A 的 UART 输出在 DR1 侧量到 2.5 V 摆幅。

4 FPC2 尾部按契约重排 必改 · 与第 3 条连带

现状　10-10 版与 09-23 版逐脚相同。前 1–61 脚与契约一致；尾部 64–72 整体错位，UART 和 JTAG 有四根被短到地。FPC 座 `XW0525512-702R-001` 的符号仍把 71 / 72 画在管脚列外并接地，推断只有 70 导体，契约要求 72。

改法　按下表右列改成契约 v3 的排法；同时核 FPC 座规格书，确认是 72 导体，不是就换座子或与 SoC 侧一起改契约。

FPC2 脚	本版实际	契约 v3（改成这样）	现在的问题
64	`DR1V_UART_RX`	GND	UART 被对端短到地
65	`DR1V_UART_TX`	`SB_UART_B2S`	名字和方向对不上
66	GND	`SB_UART_S2B`	SoC 的 UART 输出短到地
67	`FPGA_TDO`	GND	TDO 短到地
68	`FPGA_TDI`	`JTAG_TCK`	接错
69	`FPGA_TMS`	GND	TMS 短到地
70	`FPGA_TCK`	`JTAG_TMS`	接错
71	GND	`JTAG_TDI`	短到地
72	GND	`JTAG_TDO`	短到地

回板验收
- ☐ 按上表逐脚通断，64 / 67 / 69 对地导通，其余不对地。
- ☐ FPC 座实物数导体为 72。

5 上行转发时钟：保留 B5_B26，等试综合 已改 · 待确认

现状

09-23 版起：FPC2.29/30 `DR1V_TXCLKP/N` → `B5_B26_P/N`（GCLKT_9B，球 M10 / N9）；FPC2.32/33 `DR1V_TXCHKP/N` → `B4_B33_P/N`（U10 / V10）；FPC2.59/60 `UL_D[17]` → `B5_B6`。B5_B26 是我们之前写的退路，硬件按退路改了。**这一条硬件暂时不用动。**

还要确认

- B5_B26 是全局时钟脚，但不是 PLL 的专用输入脚。10-10 跨板仿真要求转发时钟作上行 PLL 参考（本地晶振差 2 ppm 即 8.6 万 beat 错 7.4 万）。我们这边用 Gowin 工具按 M10 / N9 试综合，确认 PLL 能从这对脚取参考。
- 试综合不过，再请硬件把时钟和校验两对互换：FPC2.29/30 改接 B4_B33，FPC2.32/33 改接 B5_B26。两对都是 100 Ω 差分、等长，换线不加料。

端接

09-23 版起上行 20 对在板上各加了 100 Ω 差分端接（R182–R201）。契约规定片内和板上二选一，板上已有，**我们这边的 .cst 改成片内端接关闭**，硬件不用动。布线时请把 R182–R201 放在靠近核心板座 CN3 / CN6 的一端。

回板验收

☐ 通断：FPC2.29 ↔ B5_B26_P、FPC2.30 ↔ B5_B26_N（或互换后的 B4_B33）。

☐ 上电：DR1 发转发时钟后，GW5A 接收工程的 LED0（PLL 锁定）常亮。

6 灯板侧 CN1 / CN2 与新灯板逐脚核对 必核 · 10-10 新改

现状

- CN1 / CN2 编号从奇偶两排改成 1–50 / 51–100（旧奇数脚 2k−1 → 101−k，旧偶数脚 2k → k），网络也重排了，每对 P/N 落在同一排相邻触点。这对应 09-18 结论里"差分对改同排、两板同步重排"。
- 下行每条链用的 4 对球（CLK / D0 / D1 / D2）没有拆开，只是链号换了，见下表。

要硬件提供

与这版转接板同步改过的**新版灯板原理图**（我们手上最新的是 09-18 版），以及新编号下的座子封装。核对完我们按新链号更新 .cst 和 RTL 链索引。

新链号	1	2	3	4	5	6	7	8	9	10	11	回读 SDI
用的是 09-23 版哪组球	链11	链5	SDI 组	链4	链8	链7	链10	链2	链9	链3	链1	链6
bank	3	7	6	7/4/3/2	2	2	3	7	3	7	6	2

回板验收

☐ 两板座子一公一母；灯板 3V8 / 2V8 电源脚与转接板同号电源脚对齐，没有落到地或信号上。

☐ 每对 P/N 在两板上都是同排相邻、两侧有地；逐对通断与新链号表一致。

☐ 回读 SDI 的时钟落在 `B2_R31`（GCLKT_4）上，可作接收时钟。

7 SoC 转接板的 FPC 尾部按同一份契约核对 必核 · 与第 4 条成对

在哪块板	**SoC 转接板**（FS03 / DR1M90 一侧）。第 1–6 条都在桥转接板上，这一条在 FPC 另一头。
核什么	• FPC 64–72 逐脚与第 4 条表中"契约 v3"列一致：64 GND、65 `SB_UART_B2S`、66 `SB_UART_S2B`、67 GND、68 `JTAG_TCK`、69 GND、70 `JTAG_TMS`、71 `JTAG_TDI`、72 `JTAG_TDO`。 • FPC 29/30 = 转发时钟 `UL_CLK_P/N`，32/33 = `UL_CHK_P/N`；FPC 座同样是 72 导体。 • SoC 侧 JTAG / 边带是 2.5 V，电平转换全在桥转接板上做（第 3 条），SoC 转接板这头不加器件、不加 3.3 V 上拉。
回板验收	☐ 两块板用同一根 FPC 对插后，从 SoC 侧到 GW5A 侧逐脚通断。

10-10 版已改好的 不用再动

- 2.8 V 改用 TPS548A28，反馈 33 k + 22 k / 15 k，输出 2.80 V；原来缺续流二极管的问题随之消失。
- 3.8 V 用 TPS548A28，反馈 53.6 k / 10 k，输出 3.82 V。
- 新增 U15（STI3411A）给 VCC3P3 供电，反馈 33 k + 12 k / 10 k，输出 3.30 V。
- U1 / U2 改为 TXB0108，VCCA 1.5 V 在器件范围内。

09-18 结论里仍未改的 照旧要改

- 链 4 的 D0 仍在 `B4_B50`（R39 / R40 标 NC/0Ω）。
- RSTN 上 10 kΩ 下拉（R171）与 TXB0108 约 4 kΩ 的输出阻抗分压，高电平只剩约 2.7 V；换单向推挽器件（74LVC2T45 / 74LVC244）或下拉加大到 ≥ 50 kΩ。
- CN3 / CN6 旁边没有去耦：每条 bank 电源脚旁加 10–22 µF + 2–4 只 100 nF。
- 电平转换器 OE 的下拉位标 NC，应贴下拉、电源稳定后再使能。
- 5 V 入口没有保险丝和 TVS。
- 上行 lane 6 / 7 用的 `B5_B8`、`B5_B12` 是配置复用脚（SO / SSPI_WPN）。MSPI 正常启动时没有影响；我们这边先在软件上规定 DR1 等 GW5A 加载完成后才开上行发送，下一版再挪到阶段二才用的 lane。

出处：`SCH_GW5A to LED board V01_2026-10-10.pdf` 与 09-23 版逐脚比对；`改板结论_验证板_2026-09-18.html`；`POV3D_模组间接口规格书_v3_2026-09-15.html`（10-10 修订）；`DR1V90_GW5A对接关系表`（核心板 200 脚表）；官方底板 ACG525-CB-V2 BOM 与坐标文件（P1 / P2 = LB3524-G100P）；`dr1v90/gw5a_xboard/README.md`（跨板仿真）。SoC 与桥之间的线数不变：20 对上行 LVDS + 4 根边带 + 4 根 JTAG。