转接板改板单 · 按 10-12 原理图

板子 **桥转接板 ACG525-LED-V01**（灯板 ↔ 本板 ↔ GW5A 核心板 ACG525-CORE-V2；FPC2 去 SoC 侧），另含 **SoC 转接板** 一项

被审图 **SCH_GW5A to LED board V01_2026-10-12**（对比 10-10 版）　日期 **2026-10-12**

> 本单按硬件 10-12 发来的原理图写，替换 10-10 的七项单。10-12 版相比 10-10 只改了两处：**核心板侧 CN3 / CN6 的料号**，以及 **JTAG 新加了一片电平转换 U18**。其余文字和连线与 10-10 版逐字相同。
>
> 目标不变：**桥 FPGA 永远能起来**。板载 flash 存出厂保底固件，由本地 JTAG 下载座烧写；每次上电先从 flash 自动启动，再由 SoC（DR1）经 JTAG 把新固件灌进 SRAM。第 1–4 条是这个目标的硬件前提。SoC 与桥之间的电平转换全部放在桥转接板上，FPC 上单端统一 2.5 V（接口契约 D5）。
>
> 标题栏日期已是 10-12，但图名仍写 `01_ICN2260_LED_V01_高云转接板_1010`，顺手改一下。

#	改什么	10-12 状态	不改的后果
1	核心板侧 CN3 / CN6：料号已改回 `AXK600337YG`；脚号要恢复 09-23 的 n → n	**料号已改 · 脚号必改或用 PCB 证明**	**座子转 180° 接，3.3 V 打到核心板 JTAG / IO**
2	VCCIO45 改回 3.3 V：L3 贴片、L7 改 NC	**未改 · 必改**	**flash 上电自动加载不可靠，保底固件起不来**
3	JTAG：U18 补上下拉、OE 上拉 + 跳线、本地下载座；边带 4 根加第二片 SN74AVC4T774	**JTAG 已加转换 · 其余必改**	**FPC 没插时 JTAG 输入悬空；烧不了 flash；边带 3.3 V 反灌 DR1**
4	FPC2 尾部 64–72 按接口契约 v3 重排；核实 FPC 座是否 72 导体	**未改 · 必改**	**JTAG / UART 四根短到地**
5	上行转发时钟留在 `B5_B26`	**已确认 · 不用动**	—
6	灯板侧 CN1 / CN2 和新版灯板逐脚对插核对	**与 10-10 相同 · 必核**	对不上则下行和灯板电源错位
7	**SoC 转接板**的 FPC 尾部按同一份契约核对	**必核**	一头对、一头错，照样短地 / 接错

1 核心板侧座子：料号对了，脚号转了 180° 必改 · 10-12 新引入

现状

- CN3、CN6 已改回 `AXK600337YG`（公座），与核心板 P1 / P2 的 `AXK500137YG` 母座配对。这一点改对了。
- 但脚号换成了 **101 − n**：网络在符号上的位置没变，第 1 脚标记从左上角移到了右下角。09-23 版是 n → n，10-10 版是镜像，10-12 是第三种。

对照

网络	核心板 / 官方底板 / 09-23 版	10-12 版
`VCC3P3`	1–4	97–100
`B4_B33_N / P`	19 / 21	82 / 80
`B4_B45_N`	20	81
`FPGA_TCK`	100	1

为什么要紧

101 − n 相当于把座子原地转 180°。如果新封装的 1 号焊盘和 09-23 版（也就是官方底板 LB3524-G100P）在同一物理位置，`VCC3P3` 会落到核心板的 97–100 脚（JTAG 和 bank2 IO），GND 和信号也全部错位，上电即损坏。只有新封装自己的焊盘编号也转了 180° 时才对得上，这一点原理图上看不出来。

改法

推荐把 CN3 / CN6 脚号恢复成 09-23 版：转接板第 n 脚对核心板第 n 脚（官方底板就是这样）。如果是换了库里的新封装、确实需要 101 − n，请发 PCB 截图证明：**转接板上接 VCC3P3 的焊盘，与核心板 P1 的 1–4 脚正对**。CN6 同理（核心板 P2.1 = `B7_T15_P`）。

回板验收

☐ PCB 上把核心板 P1 / P2 的 1 脚标记与 CN3 / CN6 叠放比对，VCC3P3、VCCIO、GND 焊盘位置一致。

☐ 不插核心板量通断：CN3 上与核心板 P1.1 / P1.3 对应的触点 = VCC3P3，P1.20 对应触点 = `B4_B45_N`（与对接表 v3 的 200 脚表逐脚一致）。

2 VCCIO45 改回 3.3 V 必改 · flash 启动前提

现状	与 10-10 相同：`L7`（PWR2V5 → VCCIO45）贴片，`L3`（VCC3P3 → VCCIO45）标 `UPZ1608E121-3R0TF/NC`。默认装配下 bank4/5 是 2.5 V。
为什么错	核心板（原理图第 4 页）bank4/5 的整套启动电路都接在核心板自己的 VCC3P3 上： • 启动 flash GD25Q128 的电源，以及 CS / MISO / WP / HOLD 的 4.7 kΩ 上拉； • READY、RECONFIG_N 的 4.7 kΩ 上拉，MODE0 / 1 的上拉位，DONE 指示灯； • 50 MHz 有源晶振的电源，输出进 T9。 bank 降到 2.5 V 后，这些 3.3 V 信号超过 GW5A 2.5 V 输入上限 2.8 V（DS1103 表 3-21，VIH max = VCCIO + 0.3）；FPGA 驱 flash 的高电平只有 2.5 V，离 flash 输入门限约 2.31 V 只剩 0.2 V。
为什么不换宽电压 flash	这条路我们评估过：只换 flash 不够，因为它的电源脚仍接核心板 VCC3P3，读回数据照样是 3.3 V。要合规得把上面一整组都从 VCC3P3 改到 VCCIO45，等于让核心板厂家出定制版。VCC3P3 同时供 FPGA 的 VCCX 和 JTAG bank，也不能整轨降。所以选择：bank 回 3.3 V，边带的电平差由第 3 条的转换器解决。
LVDS 不受影响	bank4/5 上的上行 20 对（GW5A 收）和链 4 的 D0（`B4_B50`，GW5A 发）在 3.3 V 下都合法：LVDS25 差分输入任何 bank 电压都能用（DS1103 表 2-7），输入共模 0.3–2.35 V；真差分 TLVDS 输出支持 2.5 / 3.3 V，输出 VOD / VOS 指标只有一套，不随 bank 电压变（表 2-6、表 3-27）。 **工具实测（10-12，高云 V1.9.12.03，GW5A-25）**：bank4/5 设 3.3 V，上行 20 对按 LVDS25 收、`B4_B50` 用真差分 TLVDS 按 333 Mbps 发、边带 4 根按 LVCMOS33，**出 bit，0 错误 0 警告**，报告里 26 个端口 / 47 个球的位置、电平标准和 bank 电压与原理图逐个对上。对照：同一对改用仿真差分输出（ELVDS）在 3.3 V 下工具直接拒绝，在 2.5 V 下能过，说明工具确实按电压检查。**结论：bank4/5 的 LVDS 部分不用改线，只需保证链 4 的 D0 用真差分输出。**实际电气表现（共模、摆幅、眼图）回板后实测。
改法	`L3` 贴 `UPZ1608E121-3R0TF`，`L7` 改 NC 或删掉。VCCIO45 固定接 VCC3P3（U15 供电）。
回板验收	☐ 上电量 VCCIO45 = 3.3 V。 ☐ flash 里烧好保底位流后，单独上电（不插 FPC），GW5A 自己加载，DONE 变高。

3 JTAG 转换补齐 + 边带第二片转换 + 本地下载座 部分完成 · 必改

10-12 已做

U18 `SN74AVC4T774PWR` 接法正确（已对照 TI 手册 SCES693I 逐脚核）：VCCA（16 脚）= PWR2V5 对 FPC，VCCB（15 脚）= VCC3P3 对 GW5A；DIR1 接地 → TDO 从桥到 DR1，DIR2–4 接 PWR2V5 → TDI / TMS / TCK 从 DR1 到桥；两侧各 0 Ω 串阻，VCCA / VCCB 各一只 100 nF。

U18 还缺

- **FPC 一侧输入上下拉**：TI 手册要求 CMOS 输入不能悬空。FPC 没插或 DR1 没上电时，A2–A4 悬空，B 侧输出不确定，TCK 可能乱跳。补 `DR1_O_TCK` 10 kΩ 下拉到 GND，`DR1_O_TMS`、`DR1_O_TDI` 10 kΩ 上拉到 PWR2V5。
- **FPGA_TDO 上拉**：GW5A 的 TDO 不移位时是高阻，B1 输入同样悬空。补 10 kΩ 上拉到 VCC3P3。
- **OE#**：现在直接接地。TI 要求上电期间 OE 经电阻上拉到 VCCA，电源稳定后再使能。改成 10 kΩ 上拉到 PWR2V5 + 跳线到 GND：插跳线 = DR1 使用；拔跳线 = U18 输出高阻，给本地下载器让路。
- **本地下载座**：全板仍没有。高云下载器 10 针座直接接 GW5A 一侧的 `FPGA_TCK / TMS / TDI / TDO` + VCC3P3 + GND。现在 B 侧被 U18 推挽驱动，不拔 OE 跳线就接不上下载器。

边带（新增一片）

边带 4 根仍从 bank4 直连 FPC2.62–65。bank4 回 3.3 V 后必须转换，加第二片 `SN74AVC4T774`，与 U18 同型号、同供电（VCCA = PWR2V5，VCCB = VCC3P3），OE# 下拉常使能。**不要用 TXS0108E、TXB0108 这类自动方向器件**：前者有内部上拉，后者输出阻抗约 4 kΩ，RSTN 上已经出过问题。

片	信号（契约名 / 现网名）	FPC2 脚（契约）	方向 / DIR	GW5A 侧	2.5 V 侧上下拉
U18 JTAG OE 上拉 + 跳线	`JTAG_TCK` / DR1_O_TCK	68	SoC → 桥 · DIR = H	bank10	10 kΩ 下拉
	`JTAG_TMS` / DR1_O_TMS	70	SoC → 桥 · DIR = H	bank10	10 kΩ 上拉
	`JTAG_TDI` / DR1_O_TDI	71	SoC → 桥 · DIR = H	bank10	10 kΩ 上拉
	`JTAG_TDO` / DR1_I_TDO	72	桥 → SoC · DIR = L	bank10，10 kΩ 上拉	—
边带（新增）OE 常使能	`SB_RSTN` / DR1V_RST	63	SoC → 桥 · DIR = H	`B4_B52_N`，保留 R173 10 kΩ 下拉	10 kΩ 下拉
	`SB_UART_S2B` / DR1V_UART_TX	66	SoC → 桥 · DIR = H	`B4_B39_N`	10 kΩ 上拉

片	信号（契约名 / 现网名）	FPC2 脚（契约）	方向 / DIR	GW5A 侧	2.5 V 侧上下拉
	`SB_ALIGNED` / DR1V_ACK	62	桥 → SoC · DIR = L	`B4_B29_N`	—
	`SB_UART_B2S` / DR1V_UART_RX	65	桥 → SoC · DIR = L	`B4_B39_P`	—

回板验收

- ☐ 两片转换器两侧电平：FPC 侧 2.5 V，GW5A 侧 3.3 V；不插 FPC 时 TCK 低、TMS / TDI 高、SB_RSTN 低。
- ☐ 拔 OE 跳线，插高云下载器能读到 IDCODE `0x0001281B`（GW5A-25），并能把保底位流烧进 flash。
- ☐ 插回跳线后，DR1 经 JTAG 读到同一个 IDCODE，并能把位流灌进 SRAM。
- ☐ DR1 拉低 SB_RSTN，GW5A 侧对应脚为低；GW5A 的 UART 输出在 DR1 侧量到 2.5 V 摆幅。

4 FPC2 尾部按契约重排 未改 · 必改

现状　10-12 版尾部顺序与 10-10 相同，只是 JTAG 四根改名为 `DR1_*` 并经过 U18。前 1–61 脚与契约一致。FPC 座 `XW0525512-702R-001` 的符号仍把 71 / 72 画在管脚列外并接地，推断只有 70 导体，契约要求 72。

改法　按下表右列改成契约 v3 的排法；同时核 FPC 座规格书，确认是 72 导体，不是就换座子或与 SoC 侧一起改契约。

FPC2 脚	10-12 实际	契约 v3（改成这样）	现在的问题
64	`DR1V_UART_RX`	GND	UART 被对端短到地
65	`DR1V_UART_TX`	`SB_UART_B2S`	名字和方向对不上
66	GND	`SB_UART_S2B`	SoC 的 UART 输出短到地
67	`DR1_I_TDO`	GND	TDO 短到地
68	`DR1_O_TDI`	`JTAG_TCK`	接错
69	`DR1_O_TMS`	GND	TMS 短到地
70	`DR1_O_TCK`	`JTAG_TMS`	接错
71	GND（列外）	`JTAG_TDI`	短到地
72	GND（列外）	`JTAG_TDO`	短到地

回板验收
- ☐ 按上表逐脚通断，64 / 67 / 69 对地导通，其余不对地。
- ☐ FPC 座实物数导体为 72。

5 上行转发时钟留在 B5_B26 已确认 · 不用动

结论　FPC2.29/30 `DR1V_TXCLKP/N` → `B5_B26_P/N`（GCLKT_9B，球 M10 / N9）。我们已用高云工具按转接板真引脚整机试综合（10-12）：转发时钟经全局时钟网络进上行 PLL，出 bit，无相关告警。**硬件不用改。**

端接　上行 20 对在板上各有 100 Ω 差分端接（R182–R201），我们的约束已关片内端接。布线时请把 R182–R201 放在靠近核心板座 CN3 / CN6 的一端。

6 灯板侧 CN1 / CN2 与新灯板逐脚核对 必核 · 与 10-10 相同

现状：10-12 版 CN1 / CN2 与 10-10 版相同：编号 1–50 / 51–100，每对 P/N 同排相邻；下行每条链的 4 对球（CLK / D0 / D1 / D2）没有拆开，链号换了，见下表。

要硬件提供：与这版转接板同步改过的**新版灯板原理图**（我们手上最新的是 09-18 版），以及新编号下的座子封装。核对完我们按新链号更新约束和 RTL 链索引。

新链号	1	2	3	4	5	6	7	8	9	10	11	回读 SDI
用的是 09-23 版哪组球	链11	链5	SDI 组	链4	链8	链7	链10	链2	链9	链3	链1	链6
bank	3	7	6	7/4/3/2	2	2	3	7	3	7	6	2

回板验收：

- ☐ 两板座子一公一母；灯板 3V8 / 2V8 电源脚与转接板同号电源脚对齐，没有落到地或信号上。
- ☐ 每对 P/N 在两板上都是同排相邻、两侧有地；逐对通断与新链号表一致。

7 SoC 转接板的 FPC 尾部按同一份契约核对 必核 · 与第 4 条成对

在哪块板：**SoC 转接板**（FS03 / DR1M90 一侧）。第 1–6 条都在桥转接板上，这一条在 FPC 另一头。

核什么：

- FPC 64–72 逐脚与第 4 条表中"契约 v3"列一致：64 GND、65 `SB_UART_B2S`、66 `SB_UART_S2B`、67 GND、68 `JTAG_TCK`、69 GND、70 `JTAG_TMS`、71 `JTAG_TDI`、72 `JTAG_TDO`。
- FPC 29/30 = 转发时钟 `UL_CLK_P/N`，32/33 = `UL_CHK_P/N`；FPC 座同样是 72 导体。
- SoC 侧 JTAG / 边带是 2.5 V，电平转换全在桥转接板上做（第 3 条），SoC 转接板这头不加器件、不加 3.3 V 上拉。

回板验收：

- ☐ 两块板用同一根 FPC 对插后，从 SoC 侧到 GW5A 侧逐脚通断。

已改好的 不用再动

- **10-12**：CN3 / CN6 料号改回公座 `AXK600337YG`（脚号见第 1 条）。
- **10-12**：JTAG 加 U18 `SN74AVC4T774`，电源、方向、脚序正确（缺项见第 3 条）。
- 2.8 V 用 TPS548A28，反馈 33 k + 22 k / 15 k，输出 2.80 V。
- 3.8 V 用 TPS548A28，反馈 53.6 k / 10 k，输出 3.82 V。
- U15（STI3411A）给 VCC3P3 供电，反馈 33 k + 12 k / 10 k，输出 3.30 V。
- U1 / U2 为 TXB0108，VCCA 1.5 V 在器件范围内。

以前提过、10-12 仍未改的 照旧要改

- RSTN 上 10 kΩ 下拉（R171）与 TXB0108 约 4 kΩ 的输出阻抗分压，高电平只剩约 2.7 V；换单向推挽器件（74LVC2T45 / 74LVC244）或下拉加大到 ≥ 50 kΩ。
- CN3 / CN6 旁边没有去耦：每条 bank 电源脚旁加 10–22 µF + 2–4 只 100 nF。
- U1 / U2 / U8 电平转换器 OE 的下拉位标 NC，应贴下拉、电源稳定后再使能。
- 5 V 入口没有保险丝和 TVS。
- 链 4 整组为 NC/0Ω 选贴，其中 D0 在 `B4_B50`（bank4）。bank4 回 3.3 V 后它仍可用真差分输出（见第 2 条），不必为此改线。
- 上行 lane 6 / 7 用的 `B5_B8`、`B5_B12` 是配置复用脚（SO / SSPI_WPN）。MSPI 正常启动时没有影响；我们这边在软件上规定 DR1 等 GW5A 加载完成后才开上行发送，下一版再挪到阶段二才用的 lane。

出处：`SCH_GW5A to LED board V01_2026-10-12.pdf` 与 10-10、09-23 版逐脚比对；核心板 `ACG525-CORE-V2_20260709` 原理图第 4 页；高云 DS1103 v1.0.9（表 2-6、2-7、3-21、3-26、3-27）、UG714（配置管脚上拉接对应 bank VCCIO）；TI `SN74AVC4T774` 手册 SCES693I；`POV3D_模组间接口规格书_v3_2026-09-15.html`（10-10 修订）；`DR1V90_GW5A对接关系表`（核心板 200 脚表）；官方底板 ACG525-CB-V2（P1 / P2 = LB3524-G100P）。SoC 与桥之间的线数不变：20 对上行 LVDS + 4 根边带 + 4 根 JTAG。