POV3D 主控转接板（创龙 SOM-TLDR1 版）接口规格

2026-10-20 · 用途：用创龙 SOM-TLDR1 核心板替代米联派 FS03，画一块新的主控转接板。
原则：对外接口和现役 SoC 转接板（10-15 投板版 ProPrj_DR1M90GEG484_底板）完全一致——两路 FPC 逐脚不变、桥板不改、主控位流管脚约束不改（同一颗 DR1M90GEG484，球号不变）。

1. 一句话方案

新板 = **现 SoC 转接板**（24 V 进 → 5 V/2.5 V/3.3 V、两路 70P FPC 到面 A/面 B 桥板、桥板 5 V、光电口）
＋ **把 FS03 板上我们用到的东西搬上来**：25 MHz 时钟、复位键、USB 接 WiFi 网卡、调试串口、Micro SD、JTAG、启动拨码
＋ **核心板最小系统**：4 个 B2B 座、5 V 储能电容、各 Bank VCCO 供电、SOM_PG 控制的电源时序、快速下电。
原来 FS03 和转接板之间只有 2 根地，新板核心板 B2B 上有大量地脚，全部接地平面即可，这个隐患顺带消失。

2. 对外连接器一览

位号	对端	料号	说明
CON0A / CON0C	核心板	爱特姆 BTB050080-**M**1D08200（公座）×2	0.5 mm，2×40，合高 4.0 mm
CON0B / CON0D	核心板	爱特姆 BTB050080-**F**1D08200（母座）×2	同上；4 个 M2 贴片螺母 M2-L4-E3.5（国信达）固定核心板
FPC1 / FPC2	面 A / 面 B 桥板	温达 XW0525512-702R-001（70P 0.5 mm）	**与现板逐脚相同**，线 1↔1 不镜像（见 §5）
CN1 / CN2	面 A / 面 B 桥板 5 V	JST B2P-VH(LF)(SN)	1=GND 2=5V，同现板
CN3	光电开关	XH 2.5 mm 立贴（C2845695）	1=信号 2=3V3 3/4/5=GND，同现板
CN4（新增）	电机控制器	XH 4P	GND / MOT_IDX / MOT_TX / MOT_RX，10-14 设计稿，10-15 投板版漏了，这版补上
P4	24 V 输入（无线供电 24 V 2 A）	4P 排针，同现板	3=24V 4=GND；**加保险丝 + TVS(SMBJ26A) + 防反接**
J_USB	WiFi 网卡（现用 MT7921AU）	USB-A 母座 + 预留 4P 焊盘（5V/D−/D+/GND）	转子上推荐网卡拆壳直焊或打胶
J_UART	调试串口	Type-C + USB 转串口芯片	串口芯片由 Type-C 自供电，不从板上取电（保持"供电与串口独立"）
J_SD	Micro SD	带压片外焊式卡座	平时 eMMC 启动，SD 只做恢复/烧录
J_JTAG	安路下载器	2×5 2.54 mm 牛角	主控 JTAG（3.3 V），针序按 AL-Link 定义
SW_BOOT	—	3 位拨码	能拨出 eMMC(111) / SD(011) / JTAG(000)
按键	—	轻触键 ×3	PS_PORN、PS_SRSTN、PL 复位 KEY1(L19)

3. 电源

电源	来源	负载	要求
VCC_24V	P4	—	保险丝 2 A + SMBJ26A + 防反接（TPS56A37 上限 28 V）
VCC_5V	TPS56A37（同现板）	核心板 VDD_5V_SOM（实测 0.3–0.4 A，厂家要求按 3 A 设计） + 两块桥板 + USB VBUS 0.5 A + 下面各路	±5%；核心板 5 V 先上、上电即有
VDD_5V_SOM	VCC_5V 直连	CON0D.2/4/6/8	**紧贴 B2B** 放 2×47 µF/10 V + 22 µF/25 V + 100 nF（核心板内无储能电容）
PWR2V5	STI3411A（同现板）	**VCCO_33**（CON0C.71）、**VCCO_11**（CON0A.9）	由 SOM_PG 使能；每路 220 Ω@100 MHz 磁珠 + 4.7 µF + 100 nF，紧贴该脚
VCC3V3	新增 DCDC 3.3 V ≥2 A	**VCCO_32**（CON0D.5）、**VCCO_31**（CON0B.79）、25 MHz 晶振、光电、SD 卡、USB PHY 3.3 V、JTAG、电平转换 B 侧	由 SOM_PG 使能；加**快速下电泄放**（PMOS + 120 Ω，栅极受 SOM_PG，参考核心板说明书图 23，厂家要求必做）
VCC1V8	新增 LDO/DCDC 1.8 V ≥0.5 A	USB PHY VDDIO、SD 电平转换 A 侧、串口电平转换 A 侧	由 SOM_PG 使能
VDD_3V3_SOM_OUTPUT	核心板输出 CON0D.80	只给 BOOT 拨码上拉	≤200 mA，不得带别的负载

四个 PL Bank 必须全部供电（厂家："If BANK is not powered on, it can not be used"）。Bank 31 我们不用，也接 3.3 V。
Bank 33/11 是 2.5 V，与主控位流 POV_IOV=25（LVDS25/LVCMOS25）对应；投板后、加载位流前先量 2.40–2.60 V。

4. PL 侧信号（位流管脚约束不变）

4.1 FPC1 → 面 A 桥板（Bank 33，2.5 V）

FPC1 的地脚：1 4 7 10 13 16 19 22 25 28 31 34 37 40 43 46 49 52 55 58 61 66 71 72（含座子固定脚）。"预留"= 现位流没用但现板接了，照接。

FPC脚	网名	原FS03	球号	芯片引脚	核心板B2B	核心板内长度(mil)	电平
2	DR1V_TXP0	CEP1.3	H19	IO_R19P_33	CON0D.46	888.482	预留(现位流未用)
3	DR1V_TXN0	CEP1.4	H20	IO_R19N_33	CON0D.48	884.548	预留(现位流未用)
5	DR1V_TXP1	CEP1.5	G15	IO_R4P_33	CON0D.69	794.497	预留(现位流未用)
6	DR1V_TXN1	CEP1.6	G16	IO_R4N_33	CON0D.71	790.611	预留(现位流未用)

8	DR1V_TXP2	CEP1.11	B19	IO_R13P_33_GCLKIOT1	CON0C.73	1022.105	预留(现位流未用)
9	DR1V_TXN2	CEP1.12	B20	IO_R13N_33_GCLKIOC1	CON0C.75	1024.069	预留(现位流未用)
11	DR1V_TXP3	CEP1.13	D22	IO_R16P_33	CON0D.39	791.863	LVDS25
12	DR1V_TXN3	CEP1.14	C22	IO_R16N_33	CON0D.41	795.854	LVDS25
14	DR1V_TXP4	CEP1.15	F21	IO_R23P_33	CON0D.49	865.929	LVDS25
15	DR1V_TXN4	CEP1.16	F22	IO_R23N_33	CON0D.51	869.399	LVDS25
17	DR1V_TXP5	CEP1.17	G17	IO_R6P_33	CON0D.76	790.897	LVDS25
18	DR1V_TXN5	CEP1.18	F17	IO_R6N_33	CON0D.78	790.767	LVDS25
20	DR1V_TXP6	CEP1.19	A16	IO_R9P_33_ADC3P	CON0D.56	807.430	LVDS25
21	DR1V_TXN6	CEP1.20	A17	IO_R9N_33_ADC3N	CON0D.58	806.802	LVDS25
23	DR1V_TXP7	CEP1.21	C15	IO_R7P_33_ADC2P	CON0D.75	809.619	LVDS25
24	DR1V_TXN7	CEP1.22	B15	IO_R7N_33_ADC2N	CON0D.77	813.206	LVDS25
26	DR1V_TXP8	CEP1.23	B16	IO_R8P_33_ADC10P	CON0D.66	794.414	LVDS25
27	DR1V_TXN8	CEP1.24	B17	IO_R8N_33_ADC10N	CON0D.68	793.401	LVDS25
29	DR1V_TXCLKP	CEP1.25	D20	IO_R14P_33_GCLKIOT0_ADC4P	CON0D.45	813.429	LVDS25
30	DR1V_TXCLKN	CEP1.26	C20	IO_R14N_33_GCLKIOC0_ADC4N	CON0D.47	812.785	LVDS25
32	DR1V_TXCHKP	CEP1.27	E21	IO_R17P_33_ADC5P	CON0D.50	866.476	LVDS25
33	DR1V_TXCHKN	CEP1.28	D21	IO_R17N_33_ADC5N	CON0D.52	864.236	LVDS25
35	DR1V_TXP9	CEP1.29	E19	IO_R21P_33_ADC14P	CON0D.59	794.349	LVDS25
36	DR1V_TXN9	CEP1.30	E20	IO_R21N_33_ADC14N	CON0D.61	790.789	LVDS25
38	DR1V_TXP10	CEP1.31	G20	IO_R22P_33_ADC7P	CON0D.40	856.997	LVDS25
39	DR1V_TXN10	CEP1.32	G21	IO_R22N_33_ADC7N	CON0D.42	857.263	LVDS25
41	DR1V_TXP11	CEP1.33	G19	IO_R20P_33_ADC6P	CON0D.55	845.204	LVDS25
42	DR1V_TXN11	CEP1.34	F19	IO_R20N_33_ADC6N	CON0D.57	843.962	LVDS25
44	DR1V_TXP12	CEP1.35	F18	IO_R5P_33_ADC9P	CON0D.65	806.143	LVDS25
45	DR1V_TXN12	CEP1.36	E18	IO_R5N_33_ADC9N	CON0D.67	801.355	LVDS25
47	DR1V_TXP13	CEP1.37	D16	IO_R2P_33_ADC8P	CON0C.67	1023.757	LVDS25
48	DR1V_TXN13	CEP1.38	D17	IO_R2N_33_ADC8N	CON0C.69	1026.530	LVDS25
50	DR1V_TXP14	CEP1.39	A21	IO_R15P_33_ADC12P	CON0C.68	1068.271	LVDS25
51	DR1V_TXN14	CEP1.40	A22	IO_R15N_33_ADC12N	CON0C.70	1071.707	LVDS25
53	DR1V_TXP15	CEP1.41	A18	IO_R10P_33_ADC11P	CON0C.62	1034.626	预留(现位流未用)

54	DR1V_TXN15	CEP1.42	A19	IO_R10N_33_ADC11N	CON0C.64	1032.905	预留(现位流未用)
56	DR1V_TXP16	CEP1.43	F16	IO_R1P_33_ADC0P	CON0C.59	1026.546	预留(现位流未用)
57	DR1V_TXN16	CEP1.44	E16	IO_R1N_33_ADC0N	CON0C.61	1030.281	预留(现位流未用)
59	DR1V_TXP17	CEP1.45	E15	IO_R3P_33_ADC1P	CON0C.63	1023.328	预留(现位流未用)
60	DR1V_TXN17	CEP1.46	D15	IO_R3N_33_ADC1N	CON0C.65	1022.878	预留(现位流未用)
62	DR1V_ACK	CEP1.47	B21	IO_R18P_33_ADC13P	CON0C.74	1114.778	LVCMOS25
63	DR1V_RST	CEP1.48	B22	IO_R18N_33_ADC13N	CON0C.76	1110.387	LVCMOS25
64	DR1V_UART_RX	CEP1.7	C17	IO_R11P_33_GCLKIOT3	CON0D.70	799.317	LVCMOS25
65	DR1V_UART_TX	CEP1.8	C18	IO_R11N_33_GCLKIOC3	CON0D.72	796.109	LVCMOS25
67	FPGA1_TDO				桥A TDO→桥B TDI (板上直连, 不进核心板)		
68	FPGA_TDI	CEP1.50	G22	IO_R24N_33_ADC15N	CON0D.38	843.918	LVCMOS25
69	FPGA_TMS	CEP1.9	D18	IO_R12P_33_GCLKIOT2	CON0D.60	802.704	LVCMOS25
70	FPGA_TCK	CEP1.10	C19	IO_R12N_33_GCLKIOC2	CON0D.62	798.330	LVCMOS25

4.2 FPC2 → 面 B 桥板（Bank 11，2.5 V)

FPC2 的地脚：1 4 7 10 13 16 19 22 25 28 31 34 37 40 43 46 49 52 55 58 61 66 71 72。FPC2.67/69/70 的 TDO/TMS/TCK 和 FPC1 共用同一组主控脚（JTAG 菊花链，同现板）。

FPC脚	网名	原FS03	球号	芯片引脚	核心板B2B	核心板内长度(mil)	电平
2	DRV2_TXP0	CEP2.3	V12	IO_L4P_11	CON0A.35	1335.649	预留(现位流未用)
3	DRV2_TXN0	CEP2.4	W12	IO_L4N_11	CON0A.37	1332.314	预留(现位流未用)
5	DRV2_TXP1	CEP2.5	AA12	IO_L7P_11	CON0A.41	1293.987	预留(现位流未用)
6	DRV2_TXN1	CEP2.6	AB12	IO_L7N_11	CON0A.43	1298.741	预留(现位流未用)
8	DRV2_TXP2	CEP2.7	Y9	IO_L12P_11_GCLKIOT2	CON0A.72	743.311	预留(现位流未用)
9	DRV2_TXN2	CEP2.8	Y8	IO_L12N_11_GCLKIOC2	CON0A.74	738.995	预留(现位流未用)

11	DRV2_TXP3	CEP2.9	AA11	IO_L8P_11	CON0A.42	1308.638	LVDS25
12	DRV2_TXN3	CEP2.10	AB11	IO_L8N_11	CON0A.44	1307.397	LVDS25
14	DRV2_TXP4	CEP2.11	Y11	IO_L10P_11	CON0A.31	1303.219	LVDS25
15	DRV2_TXN4	CEP2.12	Y10	IO_L10N_11	CON0A.33	1306.116	LVDS25
17	DRV2_TXP5	CEP2.13	AB10	IO_L9P_11	CON0A.36	1283.263	LVDS25
18	DRV2_TXN5	CEP2.14	AB9	IO_L9N_11	CON0A.38	1283.172	LVDS25
20	DRV2_TXP6	CEP2.21	AB5	IO_L16P_11	CON0A.26	1283.215	LVDS25
21	DRV2_TXN6	CEP2.22	AB4	IO_L16N_11	CON0A.28	1286.106	LVDS25
23	DRV2_TXP7	CEP2.23	W6	IO_L24P_11	CON0A.21	1333.336	LVDS25
24	DRV2_TXN7	CEP2.24	W5	IO_L24N_11	CON0A.23	1336.635	LVDS25
26	DRV2_TXP8	CEP2.25	Y4	IO_L18P_11	CON0A.2	1287.194	LVDS25
27	DRV2_TXN8	CEP2.26	AA4	IO_L18N_11	CON0A.4	1282.458	LVDS25
29	DRV2_TXCLKP	CEP2.19	Y6	IO_L13P_11_GCLKIOT1	CON0A.6	1283.378	LVDS25
30	DRV2_TXCLKN	CEP2.20	Y5	IO_L13N_11_GCLKIOC1	CON0A.8	1278.916	LVDS25
32	DRV2_TXCHKP	CEP2.27	V5	IO_L21P_11	CON0A.52	764.504	LVDS25
33	DRV2_TXCHKN	CEP2.28	V4	IO_L21N_11	CON0A.54	760.663	LVDS25
35	DRV2_TXP9	CEP2.29	T4	IO_L20P_11	CON0A.46	773.417	LVDS25
36	DRV2_TXN9	CEP2.30	U4	IO_L20N_11	CON0A.48	768.797	LVDS25
38	DRV2_TXP10	CEP2.31	AB7	IO_L17P_11	CON0A.11	1369.981	LVDS25
39	DRV2_TXN10	CEP2.32	AB6	IO_L17N_11	CON0A.13	1365.951	LVDS25
41	DRV2_TXP11	CEP2.33	AB2	IO_L15P_11	CON0A.32	1304.077	LVDS25
42	DRV2_TXN11	CEP2.34	AB1	IO_L15N_11	CON0A.34	1301.288	LVDS25
44	DRV2_TXP12	CEP2.35	U6	IO_L22P_11	CON0A.12	1285.128	LVDS25
45	DRV2_TXN12	CEP2.36	U5	IO_L22N_11	CON0A.14	1285.191	LVDS25
47	DRV2_TXP13	CEP2.37	R6	IO_L19P_11	CON0A.16	1280.036	LVDS25
48	DRV2_TXN13	CEP2.38	T6	IO_L19N_11	CON0A.18	1276.739	LVDS25
50	DRV2_TXP14	CEP2.39	V7	IO_L23P_11	CON0A.5	1326.564	LVDS25
51	DRV2_TXN14	CEP2.40	W7	IO_L23N_11	CON0A.7	1322.010	LVDS25
53	DRV2_TXP15	CEP2.41	V8	IO_L2P_11	CON0A.56	832.921	预留(现位流未用)
54	DRV2_TXN15	CEP2.42	W8	IO_L2N_11	CON0A.58	830.171	预留(现位流未用)
56	DRV2_TXP16	CEP2.43	V10	IO_L1P_11	CON0A.66	805.307	预留(现位流未用)

57	DRV2_TXN16	CEP2.44	V9	IO_L1N_11	CON0A.68	806.080	预留(现位流未用)
59	DRV2_TXP17	CEP2.45	U10	IO_L6P_11	CON0A.76	746.239	预留(现位流未用)
60	DRV2_TXN17	CEP2.46	U9	IO_L6N_11	CON0A.78	747.382	预留(现位流未用)
62	DRV2_ACK	CEP2.47	W11	IO_L3P_11	CON0A.25	1374.712	LVCMOS25
63	DRV2_RST	CEP2.48	W10	IO_L3N_11	CON0A.27	1374.315	LVCMOS25
64	DRV2_UART_RX	CEP2.15	AA9	IO_L11P_11_GCLKIOT3	CON0A.15	1335.106	LVCMOS25
65	DRV2_UART_TX	CEP2.16	AA8	IO_L11N_11_GCLKIOC3	CON0A.17	1337.038	LVCMOS25
67	FPGA2_TDO	CEP1.49	H22	IO_R24P_33_ADC15P	CON0D.36	839.236	LVCMOS25
68	FPGA2_TDI				桥A TDO→桥B TDI (板上直连, 不进核心板)		
69	FPGA2_TMS	CEP1.9	D18	IO_R12P_33_GCLKIOT2	CON0D.60	802.704	LVCMOS25
70	FPGA2_TCK	CEP1.10	C19	IO_R12N_33_GCLKIOC2	CON0D.62	798.330	LVCMOS25

4.3 其他 PL 信号

信号	球号	芯片引脚	核心板B2B
CN3 光电开关 SPIN_SYNC	U12	IO_L5P_11	CON0A.62
CN4 MOT_IDX (电机口, 新增)	U12	IO_L5P_11	CON0A.62
CN4 MOT_TX	AA7	IO_L14P_11_GCLKIOT0	CON0A.1
CN4 MOT_RX	AA6	IO_L14N_11_GCLKIOC0	CON0A.3
sysclk 25 MHz 有源晶振 (原 FS03 板载)	L18	IO_R12P_32_GCLKIOT2	CON0D.15
rstn 复位键 KEY1 (原 FS03 板载, 低有效)	L19	IO_R12N_32_GCLKIOC2	CON0D.17

- **光电 / 电机口：**CN3 信号串 2.2 kΩ（现板 R82 10 Ω 要换），对地 1 nF。CN4 的 MOT_IDX 和 CN3 用 0 Ω 二选一接 U12；MOT_TX/RX 经 SN74AVC4T774（A=2.5 V，B=3.3 V），电机侧串 33 Ω + ESD。
- **25 MHz 时钟：**L18 在 Bank 32，3.3 V 有源晶振（LVCMOS33），位流用它做 PLL 源，**必须有**。L19 复位键为低有效，接 10 kΩ 上拉 + 按键对地。
- **LED（可选）：**原 FS03 板上 8 个 LED 是 L21→CON0B.2 L22→CON0B.4 M21→CON0B.1 M22→CON0B.3 N22→CON0B.11 P20→CON0B.21 P22→CON0B.13 P21→CON0B.23（Bank 32，3.3 V），不接不影响功能；建议至少接 2 个做心跳。
- **不能另作他用的 PL 脚：**以上用到的球之外，CON0A/B/C/D 上其余 PL 脚全部空着。

5. 布线要求

- LVDS：100 Ω 差分。**不要**在主控侧放 100 Ω 端接（接收端在桥板）。
- 核心板内部走线长度厂家已给（上表"核心板内长度"），40 对里每对 P/N 内部相差最多 4.8 mil，各对之间 739–1370 mil。底板按 **"核心板内长度 + 底板长度"** 算总长：**对内 ≤5 mil，同一面各对（含 CLK、CHK）之间**

≤100 mil。

- 差分对旁边多打地孔；FPC 每对之间的 GND 脚全部接地平面。
- FS03 上原有的 33 Ω 串阻不需要了；现板 FPC 和排针之间的 0 Ω 可以保留，方便调试时断开。
- USB：90 Ω 差分，对内 ≤5 mil；ULPI 走线短而等长（1.8 V 单端 50 Ω）。SD：D0–D3 相对 CLK ≤50 mil，每根串 22 Ω。

6. PS 侧与核心板最小系统

功能	芯片脚	球号	核心板B2B	电平/处理
调试串口 UART1 TX / RX	PS_IO48 / PS_IO49	D11 / C14	CON0C.16 / CON0C.14	1.8 V
USB0 ULPI: CLKOUT STP NXT DIR	PS_IO36/30/31/29	A9/A11/F9/E8	CON0C.31/33/51/53	1.8 V
USB0 ULPI: DATA0..7	PS_IO32 33 34 35 28 37 38 39	C7 G13 B12 F14 A12 B14 F13 C13	CON0C.35 49 37 47 39 43 45 41	1.8 V
USB PHY 复位 USB_PHY_RSTn	PS_IO8	E5	CON0C.28	核心板 4.7k 上拉 3.3 V (见待问)
Micro SD: CLK CMD D0 D1 D2 D3	PS_IO40..45	E14 C8 D8 B11 E13 B9	CON0C.40 34 32 42 38 36	1.8 V, 需电平转换到 3.3 V
SD_DET	PS_IO0	G6	CON0C.30	3.3 V
BOOT SET1/2/3	PS_IO3/4/5	F6/E4/A3	CON0C.2 / 4 / 12	3.3 V
PS_IO2 / PS_IO6 (必须下拉)	PS_IO2 / PS_IO6	A2 / A4	CON0C.6 / 10	3.3 V
JTAG TCK TMS TDO TDI	TCK_0 TMS_0 TDO_0 TDI_0	G11 G12 G14 H13	CON0C.48 50 52 54	3.3 V
PS_PORN (上电复位键)	PS_PORN_200	B5	CON0C.44	3.3 V
PS_SRSTN (系统复位键)	PS_SRSTN_201	C9	CON0C.46	1.8 V
PROGRAMN (PL 复位, 可选键)	PROGRAMN_0	T11	CON0C.58	3.3 V
INITN	INITN_0	T14	CON0C.56	悬空
VREF_ADC_1V2_SOM	—	—	CON0D.11	0 Ω 接地 (不用外部基准)
SOM_PG (电源好, 输出)	—	—	CON0D.14	使能底板所有外设/Bank 电源
SOM_EN	—	—	CON0D.12	不接
VDD_3V3_SOM_OUTPUT (≤200 mA)	—	—	CON0D.80	只给 BOOT 上拉等配置电路
VDD_5V_SOM	—	—	CON0D.2 / 4 / 6 / 8	5 V ±5%

VDD_VCCO_33 / 11 / 32 / 31	—	—	CON0C.71 / CON0A.9 / CON0D.5 / CON0B.79	2.5 / 2.5 / 3.3 / 3.3 V

- **USB 接 WiFi 网卡**：核心板只引出 ULPI，**PHY 要做在底板上**：USB3320C + 24 MHz 晶振，ID 接地（Host），RESETB 接 USB_PHY_RSTn；VBUS 用带过流保护的负载开关（评估板用 RS2588BY）+保险丝，5 V/0.5 A。只接一个网卡，不用 HUB。
- **调试串口**：UART1 是 1.8 V，需电平转换（评估板用 RS0102Y）到 USB 转串口芯片（CH340/CH342）。
- **SD**：SDIO0 是 1.8 V，需 TXS02612 之类转到 3.3 V；SD_DET 接 4.7 kΩ 上拉。
- **BOOT**：每位 2.2 kΩ 上拉到 VDD_3V3_SOM_OUTPUT，并留下拉位。**PS_IO2、PS_IO6 必须保持下拉。** PS_IO7/PS_IO8 在上电期间底板不能驱动。BOOT 脚和 QSPI 复用，不能再接别的器件。
- **复位**：PS_PORN、PS_SRSTN 各接按键对地 + 1 nF + ESD，平时悬空；PS_SRSTN 是 1.8 V 域，**不要再上拉到 3.3 V**。INITN 悬空，PROGRAMN 可接键。
- **JTAG**：4 根各 4.7 kΩ 上拉到 VDD_3V3_JTAG；VDD_3V3_JTAG 经肖特基二极管（评估板用 B5819WS）从 3.3 V 取电，防止插着下载器上电时倒灌；加 ESD。
- **ADC 参考**：VREF_ADC_1V2_SOM（CON0D.11）经 0 Ω 接地。
- **HSWAPEN**（K16，CON0D.35）：核心板内已 1 kΩ 上拉到 VCCO_32，底板不接。
- **NC 脚**：CON0D.9 / 10 / 13 悬空。

7. 机械

- 核心板 57 × 37 mm、14 g；4 个孔 Ø2.29 mm，孔距 52.8 × 32.8 mm。孔心距板边按对称推算为 2.1 mm，**以创龙 STEP/封装为准。**
- 核心板装好后高 7.6 mm（合高 4.0 + 板厚 1.6 + 顶层最高件 2.0）。核心板投影区内，底板顶面元件高度 ≤2.5 mm。
- **离心固定**：4 颗 M2 螺丝 + 底板 M2-L4 贴片螺母锁紧，螺母高度 4 mm 正好等于 B2B 合高。
- 建议板框（140 × 80 mm）以及 FPC1/FPC2/CN1/CN2/CN3/P4 的位置都沿用现板，结构堆叠就不用动；核心板放在原 H1/H2 排针的位置（板中心）。现板坐标在 10-15 工程文件里。
- 散热：核心板满载时最高点约 62 ℃（厂家自然散热数据），转子上有风，可不加散热片。

8. 软件侧会跟着改的（硬件不用管，仅告知）

- PS 端按创龙 DDR4 配置重新生成 PS IP，主控位流重出；PL 管脚约束原样。
- 系统从 TF 卡换到 eMMC 启动，迁移到创龙 SDK（Linux 6.1）；WiFi 驱动、启动脚本、远程运维照搬。

9. 待创龙确认（不影响开始画原理图）

#	问题
Q1	要核心板封装库、STEP、Pin1 和孔心精确坐标、底板投影区禁布/限高图、评估底板原理图/PCB 源文件（资料包缺"5-硬件资料"）。
Q2	每个 PL Bank 的 VCCO 在 B2B 上只有 1 根脚（11=CON0A.9，31=CON0B.79，32=CON0D.5，33=CON0C.71），单脚载流和去耦推荐是多少?
Q3	PS_IO8 在核心板上 4.7 kΩ 上拉到 3.3 V，评估板却直连 1.8 V 的 USB3320C RESETB，是否过压？我们是否要加分压或电平转换?
Q4	BOOT 上拉用 VDD_3V3_SOM_OUTPUT 还是 VDD_3V3_MAIN（两本说明书写法不一致）?

Q5	各路电源的斜坡和先后顺序有没有容差要求？底板 1.8 V 用 LDO 行不行？
Q6	PL 经 HP 口读 DDR4 的实测带宽（GB/s），或者有没有带宽测试工程。

数据来源：创龙《SOM-TLDR1 工业核心板硬件说明书》表 7（B2B 引脚定义，320/320 脚已逐脚解析并对照原理图核实，以表为准）及最小系统原理图、《TLDR1-EVM 评估板硬件说明书》、配件选型表；现役 SoC 转接板 10-15 投板工程（epro2 网表）；主控位流约束 dr1v90 80105c2 `fpga_pin.adc`（202 个 CEP 球号在新核心板上全部找到）。机读表格：som_b2b_pins.csv / soc_adapter_signals.csv。