转接板审查单

桥转接板 10-12 第三版 + SoC 转接板首版

桥转接板 **SCH_GW5A to LED board V01_2026-10-12(1)**（第三版，20:20；对比同日 17:43 第二版、14:32 第一版）

SoC 转接板 **SCH_Schematic1_2026-10-12**（17:47，DR1M90/FS03 底板 → 两路 FPC）　　日期 **2026-10-12**

> **结论：两块板都还不能投板。**两块板之间的 FPC 对插逐脚对得上（70 导体同名，40 对 LVDS 的 P/N 全对），问题集中在核心板座子脚号、SoC 板电源断路和 JTAG 拓扑。
>
> 桥转接板：**VCCIO45 已回 3.3 V；JTAG 转换 U18 补了上下拉、OE 电阻和本地下载座**；第三版**边带转换 U19 已改对**（两侧对调，四路方向全对）。还剩 **CN3 / CN6 脚号、ACK 下拉、灯板侧 CN1 / CN2 核对**三条。
>
> 第三版相对第二版只改了 U19 一块（按坐标逐词比对，变化全部在 U19 区域），其余与第二版相同。
>
> SoC 转接板：**2.5 V 那路 DCDC 没有输入；两块桥的 JTAG 串成了菊花链**。整板还有一个前提：DR1 底板 bank33 / bank11 要改成 2.5 V。

投板前必改汇总

#	板	改什么	不改的后果
B1	桥	U19 两侧网络对调（A 侧接 FPC，B 侧接 GW5A）	✅ **第三版已改**
B2	桥	U19 上下拉挪到 FPC 一侧：RST 下拉 ✅；R236 把 UART_TX 下拉到地，应改上拉到 PWR2V5	🔴 **第三版大部分已改；FPC 未插时串口持续 break（桥 RTL 暂未用串口接收，不阻塞）**
B3	桥	CN3 / CN6 脚号仍是 101−n：恢复 n→n，或拿 PCB 截图证明焊盘对得上	**座子转 180°，3.3 V 打到核心板 JTAG / IO**
B4	桥	灯板侧 CN1 / CN2 与 09-21 新灯板逐脚核对（**必核**）	**对不上则下行与灯板电源错位；验证板 6 链映射仍是临时的**
B5	桥	ACK 在 GW5A 侧（`B4_B29_N`）加 10k 下拉	**桥 FPGA 未配置时 ACK 误报为高，SoC 以为已对齐**
S1	SoC	U5 STI3411A 的 VIN 从孤立网 `PWR5V` 改接 `VCC_5V`	**2.5 V 永远不出电**
S2	SoC	JTAG 拆成每面独立：TCK/TMS 共用，桥 B 单独 TDI/TDO（用空闲 `CEP2_8P/N`）	**任一面桥不在位，两面都加载不了；无法按面读 IDCODE 判在位**

#	板	改什么	不改的后果
S3	SoC	确认 DR1 底板 bank33 / bank11 改 2.5 V 的方案（H7 / H9 是否就是飞线口）	**3.3 V 下 LVDS25 出不来；1.8 V 下被桥侧 2.5 V 打高**

B1 桥：边带转换 U19 两侧接反 ✅ 第三版已改

第三版：A1–A4 经 R228–R231 接 DR1V_ACK / RST / UART_RX / UART_TX，B1–B4 经 R224–R227 接 B4_B29_N / B52_N / B39_P / B39_N；DIR1..4 = L / H / L / H，四路方向逐一核对正确（截图人工复核）。以下为第二版时的问题记录。

现状

U19 = SN74AVC4T774PWR。VCCA（16 脚）= PWR2V5，VCCB（15 脚）= VCC3P3，旁注写 "A接主芯片 FPC / B接桥BTB 3.3V"——器件和供电都对。但连线相反：

- A1–A4（3–6 脚）经 R228–R231 接 `B4_B29_N` / `B4_B52_N` / `B4_B39_P` / `B4_B39_N`（GW5A 侧）；
- B1–B4（14–11 脚）经 R224–R227 接 `DR1V_ACK` / `DR1V_RST` / `DR1V_UART_RX` / `DR1V_UART_TX`（FPC 侧）。

改法

两侧网络对调：A1–A4 接 DR1V_ACK / RST / UART_RX / UART_TX，B1–B4 接 B4_B29_N / B52_N / B39_P / B39_N。**DIR 不动**（DIR1..4 = L / H / L / H，对调后正好是 ACK 桥→SoC、RST SoC→桥、UART_RX 桥→SoC、UART_TX SoC→桥），与 U18 画法一致。

原因

按现在连线四路方向全反：ACK、UART_RX 变成 FPC 驱动 GW5A，与 GW5A 输出对冲；3.3 V 侧输出打到 DR1 的 2.5 V 口。

B2 桥：U19 上下拉放在了 GW5A 一侧 第三版大部分已改 · 剩 R236

第三版：R235、R236 已挪到 FPC 一侧，均 10k 到 GND。R235 下拉 DR1V_RST ✅；R236 下拉 DR1V_UART_TX，应改为上拉到 PWR2V5（串口空闲为高）。以下为第二版时的问题记录。

现状

R235（10k 到 GND）挂 `B4_B52_N`，R236（10k 到 GND）挂 `B4_B39_N`，都在 GW5A 侧。

改法

`DR1V_RST` 加 10k 下拉到 GND；`DR1V_UART_TX` 加 10k 上拉到 PWR2V5；R236 删除（或改上拉到 VCC3P3）。R235 可保留。

原因

FPC 未插时 U19 的输入在 FPC 侧悬空，桥收到的复位不确定；串口线被下拉到地等于持续发 break。

B3 桥：核心板座子 CN3 / CN6 脚号仍是 101–n 必改或用 PCB 证明

现状	CN 区域整体下移，脚号文字逐字未变：VCC3P3 仍在 97–100，`FPGA_TCK` 在 1。
改法	恢复 09-23 的 n→n；或提供 PCB 截图：核心板 P1 第 1 脚落在本板哪个焊盘，证明 VCC3P3 对上核心板的电源脚。

B4 桥：灯板侧 CN1 / CN2 与新灯板逐脚核对 必核 · 与 10-10 相同

现状	本版 CN1 / CN2 的脚位与 10-10 版逐字相同。灯板 09-21 版已改 AXK 封装（此前中心距 4.445 vs 5.00 的问题），脚位是否随之重排尚未核对。
要做	拿 09-21 灯板原理图的 CN1 / CN2 逐脚网络，与本板 CN1 / CN2 对插核对（含镜像方向、配对封装）。同时确认下行 12 组的链号与 ACK 编号，用于更新 FPGA 约束（验证板 6 链映射目前是临时的）。
后果	对不上则下行 LVDS、灯板电源、ACK 错位。

B5 桥：ACK 下拉做在 GW5A 一侧 必改 · 审 SoC 板时发现

现状	契约要求 SB_ALIGNED（ACK）平时为低。SoC 板上没有下拉；即使加了，中间隔着 U19 推挽输出也盖不住。桥 FPGA 未配置时 IO 为弱上拉，经 U19 传到 FPC 就是高。
改法	在 U19 的 GW5A 一侧（对调后的 B1，网络 `B4_B29_N`）加 10k 下拉到 GND（需压过 GW5A 未配置时的弱上拉，回板实测电平）。
后果	桥 FPGA 还没加载时 ACK 为高，SoC 误判上行已对齐。

S1 SoC：2.5 V DCDC 的输入脚接在孤立网上 必改

现状	U5 STI3411A 的 VIN（4 脚）接 `PWR5V`，该网全图只出现 1 次，只挂 C28 / C29，没连到 `VCC_5V`；EN 经 R157 接的才是 VCC_5V。很可能是从桥板复制时网名没改。
改法	VIN 接 `VCC_5V`。
后果	PWR2V5 永远不出电，H7 / H9 两个座子没有 2.5 V。

S2 SoC：两块桥的 JTAG 串成菊花链 必改

现状	• TDI：`CEP1_24N` → R2 → FPC1-68（桥 A）； • 桥 A 的 TDO（FPC1-67，`FPGA1_TDO`）→ R6 → `FPGA2_TDI` → FPC2-68（桥 B）； • 桥 B 的 TDO（FPC2-67）→ R5 → `CEP1_24P`； • TMS = `CEP1_4P`、TCK = `CEP1_4N`，经 R3/R7、R4/R8 同时送两边。
改法	TCK / TMS 继续共用；桥 B 单独给 TDI2 / TDO2，用 bank11 唯一空着的一对 `CEP2_8P/N`。R6 保留成 0Ω/NC 选项，需要时可跳回菊花链。TCK / TMS 一点分两路走两根 FPC，建议 R3/R4/R7/R8 改 22–33 Ω。
原因	违反契约"每面独立 4 根 JTAG、按面读 IDCODE 判在位"。任一面桥不在位或未上电，整条链断，另一面也加载不了。

S3 SoC：DR1 底板 bank33 / bank11 必须是 2.5 V 整板前提 · 待确认方案

现状	面 A 全部信号在 bank33（CEP1），面 B 在 bank11（CEP2）。LVDS25 输出要求 VCCIO = 2.5 V；边带和 JTAG 直连桥板转换芯片的 2.5 V 侧，也要求 2.5 V。FS03 原厂跳帽只有 3.3 V / 1.8 V 两档。
待确认	板上 H7 / H9（PWR2V5 + GND 两针）是否就是给 FS03 两个 VCCIO 跳帽供 2.5 V 的飞线口？图上没注释，请写明。前提是 S1 先修好。
连带	• bank11 改 2.5 V 后，2047 屏（LVCMOS33）不能再接 CEP2。 • CN3 光电开关由 VCC3V3（HT7533）供电，信号进 `CEP2_24P`：推挽 3.3 V 输出超过 2.5 V bank 的 VIH max（2.8 V）。请确认传感器输出类型，改由 PWR2V5 供电或加分压；开集输出则补上拉。

建议（不阻塞投板）

板	内容
桥	U18 上下拉：现在 TDI / TMS / TCK（R221–R223）和 TDO（R219）全是下拉。TCK 被拉低功能上可用；按改板单应为 TMS、TDI 上拉到 PWR2V5，TDO 上拉到 VCC3P3，可顺手改。
桥	U18 / U19 的 OE# 是 10k 下拉（R220 / R233），常使能、无跳线。下载座在 2.5 V 侧不需要靠 OE 让路，可接受；TI 建议上电期间 OE 保持高，属小风险。
桥	下载座 H1（PZ254V-11-06P）脚序 1 GND / 2 TCK / 3 TMS / 4 TDI / 5 TDO / 6 PWR2V5，在 2.5 V 侧，与 U18 不冲突。**使用时须拔 FPC**，否则与 DR1 的 JTAG 冲突；高云下载器需做 6 针转接线（6 脚作 VREF）。

板	内容
桥	以前提过仍未改：RSTN 的 R171 + TXB0108；CN3 / CN6 旁无去耦；U1 / U2 / U8 的 OE 下拉位标 NC；5 V 入口无保险丝 / TVS；标题栏图名仍写 `_1010`。
两板	**FPC 尾部可以不改板，改契约。**两块板尾部一致：61 GND / 62 ACK / 63 RST / 64 UART_RX / 65 UART_TX / 66 GND / 67 TDO / 68 TDI / 69 TMS / 70 TCK；座子 XW0525512-702R-001 为 70 导体，71 / 72 是固定脚（接地，72 两边都请确认接地）。两端同名就不会短地，建议把接口契约改成这个实际脚序（原改板单第④项降级）。
两板	**FPC 线型写进图纸：必须 1↔1 导通。**两端是同一颗座子、脚号到网名对应相同；若买成镜像线（p ↔ 71−p），GND 1 / 4 / 7 会接到 TCK / TDO / UART_RX。同面 / 异面取决于座子上接 / 下接与两板叠放，请明确。
SoC	发送端 100 Ω/NC 位（R182–R201、R53–R72）**必须 NC**：接收端桥板已有 100 Ω，再贴是双端接，摆幅减半。
SoC	契约要求 SoC 侧 SB_ALIGNED（ACK）2.2k 下拉，图上没有。但中间隔着桥板转换芯片推挽输出，SoC 侧下拉盖不住；下拉实际应做在桥板 GW5A 侧（B 侧）。
SoC	24 V 入口（H5 / H6 单针排针）建议加保险丝、TVS、防反接。U1 TPS56A37 输入范围 4.5–28 V（TI 官网），24 V 合法但余量只有 4 V，滑环场合尤其需要 TVS。
SoC	TPS56A37 的 MODE 电阻 R73 另一端网络看图不清，按 TI 用法应接 AGND，请确认。CN1 / CN2（B2P-VH）各给一块桥板送 5 V，脚序（2 = 5 V、1 = GND）请与桥板 5 V 入口核对。
SoC	FS03 底板 CEP 每根线上有 33 Ω 排阻（R187–R210），40 对都用的话整排换 0 Ω。bank33 上电到加载前的强制上下拉（DS1200 表 2-6），要核 RST（`CEP1_23N`）在这段时间会不会被拉高、提前放开桥片复位。
SoC	网名统一：第二面 `DRV2_*` 建议改 `DR1V2_*`；JTAG 的 `FPGA_*` / `FPGA1_*` / `FPGA2_*` 混用，建议统一成 FPGA1_ / FPGA2_。

已确认正确

板	内容
桥	VCCIO45 回 3.3 V：L7（PWR2V5）标 NC，L3（VCC3P3→VCCIO45）贴片。Gowin 工具实测 3.3 V 下上行 20 对 LVDS 接收、链 4 D0 真差分输出均合法。
桥	上行转发时钟留在 `B5_B26`，不用动。链 4 的 D0 留在 `B4_B50`（bank4，3.3 V）：核心板只引出 47 个完整的 2.5 V 差分对，已全部用于下行，挪不了；改用真差分 TLVDS 输出即可（工具已出 bit），回板测共模和眼图。

板	内容
桥	U19 型号、供电、去耦（C57 100 nF 在 VCC3P3，C58 在 PWR2V5）正确；删掉的 R129–R132（0 Ω 直连）、R173（10k 下拉）由 U19 一组器件接替。
两板	SoC FPC1 / FPC2 与桥 FPC2 的 1–70 脚逐脚同名：DR1V_TXP/N0..17、TXCLK、TXCHK、ACK、RST、UART_RX/TX、TDO / TDI / TMS / TCK。
SoC	40 对全部 `CEPx_kP → TXP`、`CEPx_kN → TXN`，同一个 k，无交叉、无跨对。信号路径上只有 0 Ω / NC，无电平转换（符合契约）。FPC 不走电源。位号无重复；两路 DCDC 反馈分压为 5.0 V 和 2.50 V。

附：FPC 逐脚对照（SoC 侧 → 桥侧）

FPC 脚	契约信号	SoC FPC1（面 A，bank33）	SoC FPC2（面 B，bank11）	桥 FPC2
2/3, 5/6, 8/9	UL_D12 / 13 / 14	CEP1_1 / 2 / 5	CEP2_1 / 2 / 3	✓
11 … 26	UL_D0 … D5	CEP1_6 … 11	CEP2_4, 5, 6, 10, 11, 12	✓
29/30	UL_CLK	CEP1_12	CEP2_9	✓
32/33	UL_CHK	CEP1_13	CEP2_13	✓
35 … 50	UL_D6 … D11	CEP1_14 … 19	CEP2_14 … 19	✓
53 / 56 / 59	UL_D15 / 16 / 17	CEP1_20 / 21 / 22	CEP2_20 / 21 / 22	✓
62 / 63	ACK / RST	CEP1_23P / N	CEP2_23P / N	✓
64 / 65	UART_RX / TX	CEP1_3P / N	CEP2_7P / N	✓
67	TDO	**→ 桥 B 的 TDI（菊花链）**	→ CEP1_24P	**✓ 脚序**
68	TDI	CEP1_24N	**← 桥 A 的 TDO（菊花链）**	✓
69 / 70	TMS / TCK	CEP1_4P / N	同一对（共用）	✓

SoC 板未用：CEP2_8P/N、CEP2_24N；CEP2_24P 给 CN3 光电开关。DR1 侧引脚需按本板重出约束并先用安路 TD 编一次：面 A 有 6 对（CEP1_5、12–16）、面 B 全部 20 对的 ODDRx2 输出尚未验证。

修订：v2 补 B4（灯板侧 CN1 / CN2 必核）、B5（ACK 下拉）；v3 按桥转接板第三版（20:20）更新 B1、B2 状态。

审查方法：pdftotext -bbox 机读坐标 + 局部 300 dpi 截图看图核对。U19 接反由截图人工复核确认。PCB 层面（CN3 / CN6 焊盘、FS03 排母奇偶列、FPC 座第 1 脚朝向）需看 PCB 文件。