POV3D 显性目的进度看板 — 2026-10-22

OKR：O = 观众看得到的效果，KR = 可量化指标。状态按「最新硬件实测 vs 当前期 V0 目标」自动判定。数据：zynq_pov/docs/progress/*.csv，脚本 mk_progress.py。

大功能总览

三期 V0/V1/V2 的 ①②④ 共用，③ 按期换显示后端；归类见 categories.csv

① 数据传递

PC 内容 → WiFi → 转子：主机推流、12-bit 通路、相位锁定、延迟、开机即接流

KR 达标 V0 8/8 · V1 6/8 · V2 6/8

8/8
交付完成
100.0%
必须项 5/5

WiFi 链路	1/1
主机推流/内容	2/2
12-bit 通路	1/1
相位锁定/延迟	3/3
开机即接流	1/1

关键待办 / 在等什么

- **KR1.7** 端到端延迟抖动 p99 121 → V1 目标 120 ms — 差 1 ms; 待用户拍板 D41 后续 P2–P5 (lead 60 / 在途上限 / PC 有线 / 板端最新优先)
- 🔵 **KR10.2** 交互方式数 1 → V1 目标 2 种（仅仿真/台架达标） — D14 手机网页已合 (只做过脚本模拟); 等真手机实测记一次

② 数据处理

接收散写 DDR、双缓冲、PL 切片、转速同步/换档/半圈换帧、几何 LUT、DDR 带宽、流畅度

KR 达标 V0 5/5 · V1 4/4 · V2 4/4

15/15
交付完成
100.0%
必须项 13/13

板上切片 (CPU→PL)	4/4
转速同步/换档/半圈换帧	5/5
几何 LUT/校准	1/1
DDR 带宽	1/1
流畅度	4/4

关键待办 / 在等什么

- ⚠ **R5** 2 期 DDR 带宽：16 bit 余量约 11%，32 bit 像素超限 — B 线 T2 板 32 bit DDR + PL 读口 ≥200 MHz/分端口

③ 显示 (按期换后端)

V0 2047 / V1 2260 (上行、桥、双面、主控位流) / V2 192×216 (T2 板、1.2G、整机)

+ 今日新完成 D64　KR 达标 V0 5/5 · V1 1/5 · V2 0/5

32/35
交付完成
90.9%
必须项 30/33

V0 2047	1/1
上屏 1/1	
V1 2260	17/17
上行/桥 4/4 · 主控位流 2/2 · 双面 3/3 · 全链路/板端后端 2/2 · 投板对齐/回板 3/3 · 桥位流 1/1 · 回板 2/2	
V2 192×216	14/17
T2 板/1.2G 上行 9/11 · 主控位流 2/2 · 面板映射/后端 3/3 · 整机 0/1	

关键待办 / 在等什么

- ⏸ **V2-1** T2 自研 SoC 板 (32 bit DDR + PL 读带宽) — 等硬件线 T2 自研板 (32 bit DDR) 投板/回板
- ⏸ **V2-2** 2 期上行 1.2G 实测 — 等 V1 回板 PRBS 实测, 定 1.2G 还是退 1.0G (R1)
- ⏸ **V2-4** 2 期 30 Hz 整机上转子 — 等 T2 板 (V2-1) + 1.2G 上行 (V2-2)
- **KR1.6** 内容刷新率 (实转上屏) 10.8 → V1 目标 12 fps — 等 V1 整机 720 RPM 实转 (验证板 11-10 回板)
- 🔵 **KR2.1** 体帧率 21.7 → V1 目标 24 Hz（仅仿真/台架达标） — 等 V1 回板实转 720 RPM×358 片
- 🔵 **KR3.2** 每圈片数 142 → V1 目标 358 片（仅仿真/台架达标） — 等 V1 回板实测
- 🔵 **KR4.1** 色深 3 → V1 目标 12 bit/通道（仅仿真/台架达标） — 等 V1 2260 回板上屏
- **KR3.1** 每面像素数 28800 → V2 目标 41472 px — 等 2 期 192×216 屏
- ⚠ **R1** 1.2G 可能过不了 — 退路 1.0G × 16 lane；V1 回板 PRBS 实测定
- ⚠ **R3** 灯板 SDO→SDI 0Ω 在 09-18 图上悬空 — 硬件确认并补 0Ω
- ⚠ **R4** 2260 从未收到合法 ACK（疑物理通路） — 验证板一颗一组针对此问题，回板验证
- ⚠ **R10** 1 期面板映射缺 4 项信息 — 问硬件同事

④ 运维保障

开机/自启、联网自愈、远程升级 (含 JTAG 灌桥)、主控↔桥通信、可靠性验证 (冷启动/长跑)

KR 达标 V0 7/7 · V1 7/7 · V2 7/7

18/19
交付完成
100.0%
必须项 14/14

开机即用	4/4
联网/找板/自愈	5/5
远程运维/升级 (含 JTAG 灌桥)	3/3
主控↔桥通信	2/3
可靠性验证 (冷启动/长跑)	3/3
验收/回归	1/1

关键待办 / 在等什么

⚠ **R8** 转子离心 68–136 g：FS03 0.5 mm 板对板、TF 卡 — T2 板留 eMMC、打胶

交付完成 = 状态 ✅ 且有完成日期；必须项 = 级别「必须」(加分/可选不计)；KR 达标 = 截至当日最新硬件实测达到该期目标 (与达成率同口径，🔵 = 仅仿真/台架达到)；关键待办 = 未完成的必须交付 + 每个 KR 最早未达标的那一期 + 状态「开」的风险；「在等什么」取 categories.csv，空着时交付取「分支/提交」、风险取「应对/退路」。本总览不参与 V0/V1/V2 达成率计算。


阶段达成率

V0 达成率
100.0%
分子/分母：**50 / 50**
KR 25/25 + 交付 25/25

V1 达成率
91.7%
分子/分母：**66 / 72**
KR 18/24 + 交付 48/48

V2 达成率
88.8%
分子/分母：**79 / 89**
KR 17/24 + 交付 62/65

- 统一口径：达成率_P = (P 目标已达标的 KR 数 + P 需要的交付里已完成数) ÷ (有 P 目标的 KR 数 + P 需要的交付总数)，P = V0 / V1 / V2。
- 只按「必须」项计：KR 全算必须；交付看 deliverables.csv 的「级别」列 (必须/加分)，加分项不进分子分母。
- 交付的"需要"是嵌套的：V0 需要 = 阶段 V0；V1 需要 = V0 + V1准备；V2 需要 = V1 需要 + V2 (阶段列见 deliverables.csv，没填阶段的交付不计)。
- KR 是否达到 P 目标 = 截至该日的最新硬件实测值 vs P 目标 (仿真/台架点不算达标)。



交付明细 — 按大功能 / 子功能分组

子功能	id	名称	goal	期	阶段 • 级别	计划	完成	状态	分支/提交
① 数据传递　交付完成 8/8 • 必须项 5/5									
WiFi 链路 1/1	E1	ARM 主控 WiFi 点对点实测 ≥160 Mbit/s	1	公共	V0 · **必须**	10-12	10-12	☑	~/pov_work/wifibw/2026-10-12_p2p (project_m90_wifi_p2p_1012)
主机推流/内容 2/2	D1	主机实时推流	1;10	公共	V0 · **必须**	10-14	10-13	☑	task/live-push-2047 → 主线 9bf16ad
	D14	更多内容 + 手机网页控制	10	公共	V0 · 加分	10-16	10-15	☑	合主线 (task/d14-merge e215176; voxlive 冲突保留自动重连+网页按键); 回归 live_content ALL PASS + 重连 4/4 + live_push V1/V2
12-bit 通路 1/1	D15	WiFi 端 12-bit 色深通路 (像素位宽 16/32 可配)	4	公共	V1准备 · **必须**	10-17	10-14	☑	阶段 1 1995be8 + 阶段 2 合主线 3a41eb7 (上板: 32/16 bit PL==CPU 逐字节; 32 bit 推流 PL @10.83 rps 完成率 100%; 回归 0808333)
相位锁定/延迟 3/3	D12	延迟降低 (相位对齐) + 帧率跟转速	1	公共	V0 · 加分	10-15	10-16	☑	764f81d; 晚间 WiFi 差未过, 主机空闲时主会话复测
	D20e	推流相位锁定 (消 auto 推流 5% 滑格)	7	公共	V0 · **必须**	10-17	10-16	☑	合主线 c80f5fb; 上板 583 rpm 滑格 5.2%→0.19%, 900 rpm 22%→0.12%; 卡上已部署 (voxslice ba243d71), 重启验收 6/6
	D41	端到端延迟降到 V1 (p50≤70 / p99≤120)	1	公共	V1准备 · 加分	10-19	10-19	☑	dr1v90 6333eb5 (锁相自适应 rate: p50 111→69 / p99 217→121 @583; 900 rpm 71/148; 流畅度持平; P2–P5 待用户拍板)
开机即接流 1/1	D32	开机画面期间推流立即接上 (≤3 s)	1	公共	V0 · **必须**	10-21	10-19	☑	合主线 8bff92e; 开机屏让位外来推流, 开机 30 s 推流首 ACK 0.04 s; 02/03 部署 (voxslice 4ac8a7f0) 重启验收 6/6, 推流 1351 帧/90 s 满速
② 数据处理　交付完成 15/15 • 必须项 13/13									
板上切片 (CPU→PL) 4/4	E7	纯切片 30 Hz 位流上硅 D'0–D'3	2;3	公共	V0 · **必须**	10-13	10-13	☑	dr1v90 71d006f / 473abcf
	D2	2047 PL 切片实时片流	1;2;3	公共	V0 · **必须**	10-16	10-14	☑	合主线 2364e5c (782e9e3; M1 解冲突 + 回归, 主会话复核)
	D18	开机默认 PL 切片 (含合入 D13), CPU 切片只留退路	8;7	公共	V0 · **必须**	10-16	10-14	☑	合主线 (d35c6d4; 离线 15/15 + 上板 32/32)
	D45	前端统一 V2 网格 (V1/V2 共用收包→散写→切片; V1 回板即实测 V2 前端)	1;2;3	公共	V1准备 · **必须**	10-20	10-20	☑	dr1v90 e97390e+771abc4 (V1 g2 位流 0 违例 ERAM 不变; voxslice 1.0 运行时网格; 联合复验 d45_g2 5/0 d45_front 17/0 sim_v1 d38 11/0)
转速同步/换档/半圈换帧 5/5	E4	停转低亮 0° 片	6	公共	V0 · **必须**	10-12	10-12	☑	dr1v90 3bc5736 (7a8c402)
	D19	半圈换帧 (换帧上限 2×转速, 300-1200 rpm)	7	公共	V0 · **必须**	10-15	10-15	☑	合主线 91c970d; 上板假转 5-20 rps PASS
	D21	每圈片数随转速换档 (V1/V2 到 1200 rpm)	7	公共	V1准备 · **必须**	10-17	10-16	☑	合主线 (task/merge-d21); 上板换档 PASS; 含 voxslice sub01 修复 (主线隐患); 全回归 12 套
	D25	V1 每圈片数换档 358/286/210 (300-1200 rpm)	2	公共	V1准备 · **必须**	10-20	10-16	☑	合主线 90b1d79; 不改 RTL; 桥余量各档 ≥2.7%; 离线+RTL 仿真 24/0
	D34	V1 奇数档 357/285/209 + 24 Hz 满档 (用户 B1/B2)	3	公共	V1准备 · **必须**	10-21	10-19	☑	dr1v90 7253608 (复验 d25/d23/v1_bringup/d9 全过)

几何 LUT/校准 1/1	D6	几何 LUT + 转起来校准	5	公共	V1准备 · **必须**	10-15	10-13	✅	task/geo-lut-p1 → 主线 44ed2cd；改 358 片 a9fc48c
DDR 带宽 1/1	D16	16 bit DDR 做到极限 (A 线: 慢读定位/分端口/预取缓冲/兜底)	7;2	公共	V0 · 加分	10-17	10-15	✅	QoS 开机默认合主线 7d301a6 (带载迟到 4.1%→0, memcpy 91.5%→0); 4x4 分块 A/B 无收益未合 (task/d16b-tile 保留)
流畅度 4/4	D20	流畅度检测 + 画面模拟器 (流畅为一等要求)	7	公共	V0 · **必须**	10-15	10-15	✅	合主线 91c970d (smooth_report/--flip-log/pov_view)
	D50	推流卡顿修 (网络一抖后积压不消 → 板端最新帧优先 + auto 留 12% 余量)	1;5	公共	V0 · **必须**	10-20	10-20	✅	dr1v90 2af5f9f (voxslice 1.1 已上 02 板; 注入停顿后 0.13-0.22 s 恢复, auto p50 40-60 ms; 主会话复验 V1-V8 PASS)
	D51	去 600 rpm 帧率台阶 (300-1200 rpm 帧率随转速连续)	1;5	公共	V0 · **必须**	10-20	10-20	✅	dr1v90 合并 (voxslice 1.2 已上 02 板; 634 rpm 9.3→18.6, 1200 rpm 15.1→29.8; 复验 R1-R5 PASS)
	D61	高转速 (>1020 rpm) 帧率不平顶 30 fps (估转速改圈周期)	2	0期	V0 · 应该	10-21	10-21	✅	dr1v90 主线 b7da462 (voxslice 1.3; 1200 rpm 离线 35.2 fps; 02 板换帧 28.6→30.6/s 受主机在途帧限; 02 卡已装; 待真转子验光电路)
③ 显示 (按期换后端)　交付完成 32/35 • 必须项 30/33									
V0 2047 • 上屏 1/1	E2	3-bit 屏 CPU 板上切片上屏	1;3	公共	V0 · **必须**	10-12	10-12	✅	dr1v90 6ead419
V1 2260 • 上行/桥 4/4	D3	上行出口 12-bit (2 期加 1.2G)	2;3;4	2260	V1准备 · **必须**	10-16	10-14	✅	合主线 fdb4de6 (a2923dd 全量复验 45/0)
	D4	桥侧接收核对 12-bit	2;4	2260	V1准备 · **必须**	10-16	10-13	✅	合主线 6a373d3
	D5	桥驱动 2260 1 期 6 链 24 Hz 12-bit	2;3;4	2260	V1准备 · **必须**	10-17	10-13	✅	task/bridge-2260-p1 → 主线 cdf49c6
	D8	主控↔桥联合仿真	2;4;7	2260	V1准备 · **必须**	10-20	10-15	✅	合主线 68700ab (联合仿真 0 错; 修 12-bit 字槽格式 + 1 期 NXG); 待 1 期 12-bit 位流重综合
V1 2260 • 主控位流 2/2	D10	1 期主控整合位流	2;3	2260	V1准备 · **必须**	10-22	10-16	✅	合主线 (V1 12-bit 位流 8 档; 回板主用 ul800_p1_b12 023e6582); 复验 5/5
	V1-B1	V1 主控/桥位流按投板版出齐 (单面 io25 / PRBS / 面 B 桥)	8	公共	V1准备 · **必须**	10-22	10-19	✅	_work/v1_main_1019 (io25 2b4f3311, e60c 7f612855, e60cb f919ea30)
V1 2260 • 双面 3/3	D35	核实 V1 能否双面 (W6 光电冲突)	3	公共	V1准备 · **必须**	10-21	10-19	✅	dr1v90 2b111f0 (网表独立复核)
	D38	V1 面 B 软件就绪 (IO 电压开关/面B RTL/桥B/JTAG 两器件/--faces AB)	3	公共	V1准备 · **必须**	10-22	10-19	✅	dr1v90 ad201f9 (v1_bringup 110/0, 双面仿真 0 错)
	D40	双面主控位流编译通过 (TD hold 修复崩溃)	3	公共	V1准备 · 可选	10-24	10-20	✅	dr1v90 D40 合并 (0 违例; ERAM 例化; bin 92a7f049; 上板先验两面 FIFO)
V1 2260 • 全链路/板端后端 2/2	D9	全链路系统仿真 (主机→2260 模型)	1;2;7	2260	V1准备 · **必须**	10-22	10-16	✅	待派
	D23	V1 真内容板端通路 (voxslice 加 2260 后端)	1	公共	V1准备 · **必须**	10-24	10-16	✅	合主线 a41d63b; 离线对拍 24/0 (V1 片流 == 参考, V0 dump 不变); 回板步骤 d23_v1content/DESIGN.md §5
V1 2260 • 投板对齐/回板 3/3	D28	V1 回板当天一键 bring-up 脚本	8	公共	V1准备 · **必须**	10-20	10-16	✅	合主线; S0-S9 + 演练 74 PASS + 故障注入 12 种; 复验 39/0; 人用清单 v1_bringup/回板当天.md
	D36	软件引脚/硬件假设对齐 10-15/16 投板版	8	公共	V1准备 · **必须**	10-22	10-19	✅	dr1v90 f2584d9 (桥位流四套重出 0 违例)
	D37	主控 IO 1.8V 可行性 (用户定最终 2.5V)	8	公共	V1准备 · **必须**	10-19	10-19	✅	dr1v90 f9ffbe9 d37_io18/REPORT.md

V2 192×216 • T2 板/1.2G 上行 9/11	V2-1	T2 自研 SoC 板 (32 bit DDR + PL 读带宽)	7;4	2期	V2 · **必须**			⏸	10-13 主会话规划
	V2-2	2 期上行 1.2G 实测	2;3	2期	V2 · **必须**			⏸	10-13 主会话规划
	D46	V2 桥补齐 面 B + 1.2G PRBS 误码档 (comm_check --phase v2)	2;4;7	2期	V2 · **必须**	10-20	10-20	✅	dr1v90 合并 (p2b/p2p 0 违例; d46 verify 16/0; 桥引脚占位)
	D52	V2 主控 1.2G PRBS 误码位流 (到板 C3 可用)	2;4;7	2期	V2 · **必须**	10-20	10-20	✅	dr1v90 7affa17 (面 A, 0 违例, bin b7045592; comm_check v2 演练 86/0; 复验 13/0)
	D53	主控 1.2G 上行时序加厚 (面 B 0.001→0.264 ns)	2;4;7	2期	V2 · **必须**	10-21	10-21	✅	dr1v90 59bf558 (默认 POV_ULUNC 0.25; V1 g2 上行也加厚; 复验 --full 13/0)
	D54	V2 桥 p2/p2b dclk 时序加厚 (+0.007→+0.222 ns)	2;4;7	2期	V2 · **必须**	10-21	10-21	✅	dr1v90 486bc14 (扰动 6 次最差 +0.222; 复验 8/0; comm v2 演练 86/0)
	D55	D53 后重编 V2 单面主控位流 (PRBS 4616157d / 无 PRBS 50e7369f)	2;4;7	2期	V2 · **必须**	10-21	10-21	✅	dr1v90 主线 (0 违例; comm v2 演练 86/0; d52 verify 13/0 含 D54 新桥核仿真)
	D56	V2 上行退路 1.0G×16 lane (1.2G 不过时一条命令切)	2;4;7	2期	V2 · **必须**	10-21	10-21	✅	dr1v90 主线 (带宽占 87.8%; 主控/桥 0 违例; 复验 19/0; 前提: 桥板多 4 对线)
	D57	V2 桥上行收端 pclk 加厚 (六档 ≥ +1.04 ns)	2;4;7	2期	V2 · **必须**	10-21	10-21	✅	dr1v90 主线 94f1df3 (扰动 30 次最差 +0.674; lockstep 0 差; 复验 12/0/1warn: p2w/p2wb dclk 偏薄)
	D58	V2 退路档桥 dclk 加厚 (p2w/p2wb)	2;4;7	2期	V2 · **必须**	10-21	10-21	✅	dr1v90 主线 818ec64 (六档缺省 +0.97~+1.79; 扰动 30 次最差 dclk +0.341 / pclk +0.335; lockstep 13/17 lane 0 差; 主会话复验 8 PASS, 余为守护误报)
	D59	V2 桥换 GW5A-60 评估 (结论不换)	2;4;7	2期	V2 · 应该	10-21	10-21	✅	dr1v90 主线 b5e43ed (60 布线长时序更差 p2w 违例; IO 更紧; 封装非直替)
V2 192×216 • 主控位流 2/2	D26	V2 主控位流跟上主线 (p2_ul1200_b12_v3)	2	公共	V2 · **必须**	10-17	10-16	✅	合主线 c8e8294; SWNS 0.000 HWNS 0.001 (无裕量); bin a333a82d
	D44	V2 双面主控位流 (片上 RAM/时序评估)	2;3	2期	V2 · **必须**	10-20	10-20	✅	dr1v90 a53a88a (0 违例; eram 70%; bin 55a2679b; 面 B 引脚沿用 V1 假设)
V2 192×216 • 面板映射/后端 3/3	V2-3	2 期 192×216 面板映射	3	2期	V2 · **必须**		10-19	✅	用户定档表 605/513/461; 10-13 主会话规划
	V2-7	板端 voxslice --disp p2 (2 期后端)	1	2期	V2 · **必须**	10-24	10-19	✅	dr1v90 ff1846a (regress 27/0)
	D48	V2 双面全链路系统仿真 (PC→主控→桥→2260 模型)	2;3	2期	V2 · **必须**	10-20	10-20	✅	dr1v90 fca9830 (三档 3 内容 两面像素 249 万 / 上行 53 万组 0 错; 反例全抓)
V2 192×216 • 整机 0/1	V2-4	2 期 30 Hz 整机上转子	2	2期	V2 · **必须**			⏸	10-13 主会话规划
V1 2260 • 桥位流 1/1	D60	V1 桥位流按 ACG525 真器件 UG324 重编	2;4;7	1期	V1 · **必须**	10-21	10-21	✅	dr1v90 主线 (数据与 S 版逐字节同; 0 违例; 复验 36/0; 待查丝印是否 ES)
V1 2260 • 回板 2/2	D63	V1 回板上板流程假板彩排	4;7	1期	V1 · **必须**	10-21	10-21	✅	dr1v90 主线 d3b7e32 (run.sh 12/0; 修 bringup 旧位流/不认 g2/md5 读不到/端口并发; 到板页更新; 待 D64 重编 V1 PRBS 位流)

	D64	V1 回板主控位流按 D53 新源重编 (PRBS/通信档)	2;4;7	1期	V1 · **必须**	10-22	10-22	✅	dr1v90 主线 2da65d1 (_work/d64_out: PRBS c66710ec / 单面 3c704794 / 双面 6ff753bb, 0 违例; 回归 12/0 85/0 110/0)
④ 运维保障　交付完成 18/19 • 必须项 14/14									
开机即用 4/4	E3	开机自动演示 + 转速门控	8;10	公共	V0 · **必须**	10-12	10-12	✅	dr1v90 3bc5736
	D13	启动提速 + 启动屏显 (含原 backlog B1)	8	公共	V0 · **必须**	10-16	10-14	✅	随 D18 合主线; 第二步已装卡 (uboot.env+精简 uInitrd), 亮起 12.4 s / 找板 ≤20.9 s
	D24	开机默认动画 = 立方体动图 (用户 10-16 提)	8	公共	V0 · **必须**	10-17	10-16	✅	用户看预览后定: 保持现状 geo_loop (含线框立方体); 候选 cube_loop/cube_faces_loop 留主线 d24_bootcube (dc19477)
	D47	系统从 QSPI 加载 (去 TF/eMMC 准备; 03 板试)	8	公共	V2 · 加分	10-20	10-20	✅	dr1v90 f3f384c (5/5 QSPI 启动 + 坏镜像回退 TF; 慢 7.6 s; Linux 写 QSPI 失效走 u-boot; 03 已回 TF)
联网/找板/自愈 5/5	E5	开机自连 WiFi	8;9	公共	V0 · **必须**	10-12	10-12	✅	dr1v90 30d82f9
	E6	按名字找板 (mDNS)	8;9	公共	V0 · **必须**	10-13	10-13	✅	dr1v90 b0f6b5d
	D22	不插串口永远连得上 (服务监护/看门狗/兜底热点/povnetd 1.2)	9	公共	V0 · **必须**	10-16	10-16	✅	合主线 d3024bb; 上板故障演练 14/14
	D22b	WiFi 断线恢复 ≤30 s (03 长跑断 155 s)	9	公共	V0 · **必须**	10-20	10-19	✅	合主线 80aaeaa; povnetd 1.3: l2off 68→16 s, gwarp 75→16 s; 02/03 卡上已装, 重启验收
	D43	povnetd 1.3 网络自愈回归修复	8	公共	V0 · **必须**	10-19	10-19	✅	dr1v90 6e6d47b (povnetd 1.3.1; net_robust 19/0 + selftest 22/0; 03 已部署)
远程运维/升级 (含 JTAG 灌桥) 3/3	D7	转子运维 (netguard-lite / 遥测 / 远程升级)	7;9	公共	V0 · **必须**	10-17	10-14	✅	合主线 dee9be6 (D7/D7b/D7c; 新克隆上板 V3N 连续 3 次 11/11 + V2 12/12, 离线回归 84 过)
	D33	主控经 JTAG 给桥灌位流 (V1 远程升级软件)	9	公共	V1准备 · **必须**	10-24	10-19	✅	dr1v90 23474c7 (复验 53/0, v1_bringup 96/0)
	D42	03 板软件跟进主线	8	公共	V0 · 加分	10-19	10-19	✅	dr1v90 8689db2 (voxslice 64e48c8a; 重启 21 s; 推流 15 fps nak 0)
主控↔桥通信 2/3	D11	C1 台架彩排 + 1.2G 误码测试	2;4;7	2260	V1准备 · 加分	10-24		⏸	不做 (用户 10-19 定): 由 D39 到板 comm_check.sh 代替 (真板 FPC 800M + 1.0/1.2G 扫描档); 移出必须项
	D27	SoC↔桥通信全功能 (配置/状态/错误恢复/升级)	9	公共	V1准备 · **必须**	10-20	10-17	✅	合主线; 18 项中 15 项仿真完成 (端到端 E1-E5 0 错), 远程升级受 JTAG 菊花链阻 (H-3), 面 B 不装; 回板阻塞项 SB_RSTN 被 R235 下拉
	D39	SoC↔桥通信专项验证包 + PRBS 位流	2;4;7	公共	V1准备 · **必须**	10-22	10-19	✅	dr1v90 3ef6b06 (85/0; e60cp 6d5b3db3, 主控 prbs e7c33e78)
可靠性验证 (冷启动/长跑) 3/3	V0A	V0 重启验收 (不插串口: 找回/守护/开机默认/WiFi/推流/稳定 6 项)	8	公共	V0 · **必须**	10-16	10-16	✅	dr1v90 v0_accept/accept.sh 88b6eba; 6/6 PASS (progress/v0_accept/)
	D29	冷启动认不到 TF 卡 (03 停在 u-boot)	8	公共	V0 · **必须**	10-20	10-19	✅	方案 be3b699 (只改 uboot.env); 03 软重启 20/20 + 手动冷上电 20/20 进内核到 login (0 次停 =>; -110 探测仍刷但 env/boot.scr 正常读); 日志 progress/d29_coldboot
	D49	进度看板按大功能重排 (①传递 ②处理 ③显示 ④运维)	7	公共	V0 · 加分	10-20	10-20	✅	zynq_pov 254e998 (categories.csv; 达成率前后逐日一致)

验收/回归 1/1	D62	验收脚本守护项去误报 (只比本任务合并提交)	4	全期	运维 · 应该	10-21	10-21	☑	dr1v90 主线 a95ecf3+bd8f984 (15 个 verify; 主线上误报 FAIL→PASS; 判据不变; 假改动能抓)

今天比昨天 (每个 KR 取每天最后一个硬件实测值；绿 = 变好，红 = 变差，蓝 = 新出现)

今天没有新的硬件实测值

阶段出口清单 — V0 出口 (已打勾 8/8)

序号	状态	条目	关联项进度
1	☑	①2047 PL 切片上板通过	D2 (1/1)
2	☑	②主机实时推流 15 fps	D1 (1/1)
3	☑	③几何更正 + 镜像已核实	KR5.2 (1/1)
4	☑	④复位到亮起 ≤12 s、找板 ≤20 s	KR8.1;KR8.2;D13 (3/3)
5	☑	⑤无串口远程运维：遥测 + 升级失败自动回滚	D7;KR9.1;KR9.2 (3/3)
6	☑	⑥软件链路无人值守 ≥8 h	KR7.2 (1/1)
7	☑	⑦WiFi 端 12-bit 通路在 2047 上跑通	D15 (1/1)
8	☑	⑧内容 ≥2 + 一种交互	KR10.1;KR10.2 (2/2)

阶段出口清单 — V1 回板当天就绪 (已打勾 8/11)

序号	状态	条目	关联项进度
1	☑	①主控 1 期整合位流 (PL 切片 + 12-bit 上行，V3 引脚)	D10 (1/1)
2	☑	②桥 1 期 6 链 24 Hz 位流	D5 (1/1)
3	☑	③桥接收 + 1.2G PRBS 测试件	D4 (1/1)
4	☑	④1 期几何 LUT + 校准工具	D6 (1/1)
5	☑	⑤主控↔桥↔2260 联合仿真 0 错	D8 (1/1)
6	☑	⑥全链路系统仿真	D9 (1/1)
7	☐	⑦C1 台架逐像素 0 错	D11 (0/1)
8	☑	⑧整机回板点亮步骤 + 一键脚本	D28 (1/1)
9	☐	⑨硬件确认清单闭环：灯板 SDO→SDI 0Ω、CN3/CN6 n→n、R176–R181 等	人工状态
10	☐	⑩面板映射 4 项信息到位	人工状态
11	☑	⑪无串口运维可用	D7 (1/1)

风险表 (红 = 开，黄 = 监控，绿 = 关)

编号	状态	风险	影响	应对 / 退路	负责

③ R1	开	1.2G 可能过不了	DR1 无 SERDES，09-22 DR1↔DR1 1.2G 全死	退路 1.0G × 16 lane；V1 回板 PRBS 实测定	主会话+硬件
③ R2	监控	1 期 4,296 片/s 桥链路余量仅 0.40%	时钟偏差会丢帧	退路降到 22 Hz（用户定保持 24 Hz）	主会话
③ R3	开	灯板 SDO→SDI 0Ω 在 09-18 图上悬空	每块下半屏黑	硬件确认并补 0Ω	硬件
③ R4	开	2260 从未收到合法 ACK（疑物理通路）	1 期显示可能起不来	验证板一颗一组针对此问题，回板验证	硬件+主会话
② R5	开	2 期 DDR 带宽：16 bit 余量约 11%，32 bit 像素超限	2 期 32 bit 像素带宽不够	B 线 T2 板 32 bit DDR + PL 读口 ≥200 MHz/分端口	硬件
② R6	监控	偶发慢读 133 µs > 30 Hz 片窗 110 µs	偶发迟到掉片	D16 预取缓冲 + 降争用	主会话
① R7	监控	WiFi/主机负载造成延迟尾巴（10-13 晚 p99 334 ms）	延迟抖动超标	演示时停重任务；后续增量帧	主会话
④ R8	开	转子离心 68–136 g：FS03 0.5 mm 板对板、TF 卡	高速下接触不良/脱落	T2 板留 eMMC、打胶	硬件
④ R9	监控	D 盘 EIO（IP-guard 驱动）	构建/提交偶发失败	看门狗自动重挂 + 构建放 WSL 本地盘	主会话
③ R10	开	1 期面板映射缺 4 项信息	1 期桥表无法定稿	问硬件同事	硬件

每日流水 (daily_log.csv，按天倒序；编号前圈号 = 所属大功能)

日期	类型	编号	内容	来源
2026-10-22	合并	③ D64	V1 回板主控三档按 D53 余量源重编 0 违例: PRBS c66710ec (需 POV_ULUNC=0.3, aclk hold 随机) / 单面 3c704794 / 双面 6ff753bb, 上行名义 +0.965/+0.264/+0.466~0.485 ns; comm_check / bringup 改指 _work/d64_out; 到板页 PDF 重出; 主会话复验回归 12/0 85/0 110/0	dr1v90 2da65d1
2026-10-21	合并	③ D53	V2 双面 1.2G 上行余量 面 B +0.001→+0.264 / 面 A +0.002→+0.258 ns (加流水 + 面 B PLL 参考走 BUFG); V1 g2 上行 +0.036→+0.477; 主会话复跑 --full 13/0; 开 D55 单面重编 + D56 1.0G×16 退路	dr1v90 59bf558
	合并	③ D54	V2 桥 dclk 余量 p2 +0.007→+0.222 / p2b +0.004→+0.382 ns, 改共用源扰动 6 次最差 +0.222 (前 -0.393); 屏侧整体晚 1 dclk 比特序列不变; 主会话复跑 8/0 + comm v2 演练 86/0; 新风险 p2b pclk +0.011	dr1v90 486bc14
	合并	③ D55	V2 单面主控位流按 D53 新源重编: PRBS 档 4616157d (默认 0.25) / 无 PRBS 档 50e7369f (需 0.3); 主会话复验发现 d52 仿真漏 D54 新桥派生件, 补表后 13/0	dr1v90
	合并	③ D56	1.0G×16 退路: 带宽余 12.2% (1.2G×12 仅 2.5%); 主控 +0.259~0.279 / 桥 +0.183~0.343 ns; 仿真像素/上行/PRBS 17 lane 全 0 错; comm_check --v2-rate 1000; 主会话复跑 19/0; 桥 CLS 93%	dr1v90
	合并	③ D57	桥收端 pclk: p2b +0.011→+1.374, 六档 ≥+1.04, 扰动最差 +0.009→+0.674; 重训/复位就地寄存副本, 逐拍等价; p2w/p2wb dclk 降到 +0.099/+0.234 → 开 D58; 主会话复跑 12/0/1warn	dr1v90
	合并	③ D59	GW5A-60 试编六档: CLS 降到 37~43% 但布线变长, p2w pclk/dclk 违例, 余量普遍比 25 薄; 14 球 NC/电源球不同/核压 ≥0.93V; 结论继续用 25, bank4/5 改 2.5V 放退路 4 对	dr1v90
	合并	③ D60	查明 ACG525 是 UG324 (MIPI 版) 非 UG324S, 40 球不同; V1 转接板不用差异球, 六档按 UG324C2 重编数据不变; V2 必须 UG324S (已请画板窗口改); ES 等级 dclk 只到 152.9 MHz 待看丝印	dr1v90

	合并	③ D58	V2 桥 dclk 再加厚: 六档缺省 dclk +0.97~+1.79, 扰动 30 次最差 dclk +0.341 / pclk +0.335 (D57 后 p2w/p2wb 曾降到 +0.099/+0.234); 7 个 p2 专用文件逐拍等价, lockstep 0 差; 主会话全量复验功能/时序全过, 3 项守护误报由 D62 修	dr1v90 818ec64
	合并	④ D62	14+1 个 verify 守护项改为只比本任务合并提交 (tools/guard_diff.sh), 主线上 d44/d45/d46/d52/d54/d56/d57/d58/v2_fmt 误报 FAIL→PASS, 判据门槛不变; 假改动能抓; 与 D58 冲突已解	dr1v90 a95ecf3 bd8f984
	合并	③ D63	V1 回板假板彩排 12/0: 修 bringup 缺省主控位流仍是 10-17 旧版 (非 io25) / 不认 g2 (屏全黑) / 真位流 md5 读不到 (双面硬 FAIL) / 到板页位流号过期; 发现 V1 PRBS 通信位流早于 D53 余量修 → D64 重编	dr1v90 d3b7e32
	合并	② D61	估转速改圈周期: 1020 rpm 以上屏跳片使触发数封顶 → 1200 rpm 估成 17 rps 平顶 30 fps; voxslice 1.3 修后离线 1200 rpm 35.2 fps, 02 板换帧 28.6→30.6/s (余下差距在主机在途 2 帧 + WiFi 55-70 ms); 02 卡已装 01c04e3e	dr1v90 b7da462
2026-10-20	合并	③ D40	V1 双面主控位流 0 违例 (面 B 独立 PLL + 两份上行 FIFO 改例化 ERAM, 解 LUT-RAM 拥塞); 复验 sim_v1/d38 11/0; 风险: ERAM 原语无仿真覆盖, 双面档 eram 89%	dr1v90 task/d40-ab b2e35cf
	合并	③ D44	V2 双面主控位流 0 违例, eram 196/280 (70%) 不用压 FIFO; 补 V2 双面仿真 两面各 311040 组 0 错; 主会话复验 9/0; 假设: V2 面 B 引脚沿用 V1 v3 + 2.5V; 风险: 面 B 1.2G 真余量约 0.08 ns	dr1v90 a53a88a
	交付完成	④ D49	看板按大功能重排: 顶部四块总览 (①8/8 ②11/11 ③19/22 ④15/16), 明细按大功能分组; 新增 categories.csv (新交付要补映射); 达成率改前后逐日一致。顺带: 回板就绪 ⑧ 关联 D28 置 ✅, R6 (慢读) 改监控 (D16 已兜底, 待 V2 上板)	zynq_pov 254e998
	合并	④ D47	03 从 QSPI 加载系统 5/5 + 坏镜像/空片回退 TF 通过; 单份 29/32 MiB 够, A/B 要 64 MiB; QSPI 读仅 2.3 MB/s 开机慢 7.6 s; Linux 驱动写 QSPI 静默失效 (待查/找厂商); 03 已回 TF 原路径	dr1v90 f3f384c
	合并	③ D48	V2 双面全链路系统仿真 PASS: 605/513/461 三档, 两面像素 2,488,320 + 上行 528,768 组 0 错, 反例 8 个全 FAIL, 无 RTL bug; 主会话复跑 quick 7/0	dr1v90 fca9830
	合并	③ D46	V2 桥 p2b (面 B) + p2p (1.2G PRBS) 三档 0 违例, comm_check 支持 --phase v2 (离线演练 85/0); sbd 兼容规则补 V2 36 像素/行; 主会话复跑 16/0; 待 V2 主控 PRBS 位流 + 桥引脚	dr1v90
	合并	② D45	前端统一 V2 网格: V1 位流切片器读 192×216 (取样在入环前, ERAM 174/250 不变, 两档 0 违例) + voxslice 1.0 运行时网格/PC 默认 192; V0 行为不变 (VOX_GRID=160); 联合复验 4 套全过	dr1v90 771abc4
	合并	② D50	推流卡顿修: 积压在 TCP 缓冲 (板端串行收帧 + auto 无余量); voxslice 1.1 最新帧优先 (不撕裂, 丢帧可计) + 主机 auto 余量 0.88; 02 板注入停顿修前不恢复→修后 ≤0.22 s, 583 auto p50 91→49 ms; 主会话复跑 verify 10/0	dr1v90 2af5f9f
	合并	② D51	去 600 rpm 帧率台阶: 20 fps 上限是配置非硬件; voxslice 1.2 小数节拍 + max-fps 45; 02 板 634 rpm 9.3→18.6 fps, 1200 rpm 15.1→29.8; 主会话复跑 8/0	dr1v90
	合并	③ D52	V2 主控 1.2G PRBS 位流 (面 A) 0 违例 (过约束 0.1 ns), 端到端仿真 13 lane 0 误码, comm_check v2 演练 86/0; 主会话复跑 13/0	dr1v90 7affa17
2026-10-19	交付完成	④ D22b	WiFi 断线恢复提速合主线 80aaeaa (复验 d22 12/0, povnetd 自测 22/0): povnetd 1.3 软踢 8/16 s + 硬重连 25 s + 清 ARP/GARP; 03 实测 l2off 68→16 s, gwarp 75→16 s;	dr1v90 d22_reach/README.md

			voxlive 遇 EHOSTUNREACH 刷 ARP; 02 用 install.sh 装上, 02/03 重启后 povnetd 1.3 在跑; AP 本身消失时板子无解	
	问题	① D32	开机后约 46 s 推流只收 941 帧/90 s (满速 1350): 连上后前约 9 s 发 0 帧再超时重连, CPU 空闲; 怀疑开机画面 (--first/--start-idle/bootscr --hold 60) 阶段不消费推流; 02 两次验收 A5 FAIL (1243/1241) 同因 → 开 D32	dr1v90
	交付完成	① D32	开机画面期间推流立即接上合主线 8bff92e: 根因 bootscr 本机连 voxslice:9500 占到 --hold 60 释放, serve 一次一个客户端; 改为外来客户端接入即断 bootscr; 02/03 卡上 voxslice → 4ac8a7f0 (旧 .bak-d32), 重启验收两块都 6/6, 开机后约 1 min 推流 1351 帧/90 s	progress/v0_accept/acc32_*.log
	决定	用户	用户拍板: 批准 D29 (03 uboot.env 已换, 旧版 .bak-d29, 热重启 OK, 等冷上电 20 次); V1 回板用 D27 套; B1 V1 改奇数档 357/285/209; B2 24 Hz 用满档 (357 档上沿 ≥12 rps, 桥余量约 0.7%, 回板实测); B3 V2 档表 605/513/461 → 开 D34; 并开 D33 主控灌桥位流 / V2-7 板端 2 期后端 / V0 差距盘点	用户
	补录	① KR4.2	[V0差距] KR4.2 补录 2047 板上 12-bit(32 bit 像素) WiFi→PL 通路实测 (D15b 3a41eb7); V0 达成率 95.7%→97.8%, 仅剩 D29 冷上电 20 次	dr1v90 3a41eb7
	硬件	V1	用户确认: SoC 底板 10-15 与桥转接板 10-16 都已投板 (11-10 回板即此版), 不能改图; 软件此前依据 10-12 版 → 开 D36 按新版网表全面对齐, 需硬件改动一律写回板后改板清单; D35 (W6/面 B) 同口径; 新版文件集中在 hw_latest_1016/	用户
	验证	④ D29	03 软重启 20/20 进内核+回网 (串口录制换自动重连 cap2.ps1, 旧录制掉电后句柄失效 0 字节); 冷上电改由 USB 继电器 (LCUS-1, 常闭串 24V+) 自动做, 用户已同意采购, 到货后验 20 次	dr1v90 card03
	合并	③ D35	V1 可装 A/B 两面 (W6=面B TXP7 非光电, 光电 CN3-R82-U12); 位流待改 spin_sync→U12、删 bank11 2047 屏脚; 主会话独立机读网表复核一致	dr1v90 2b111f0
	交付	③ D36	投板版网表对齐: 唯一引脚变化 UL_CHK→R7/T7, 光电 W6→U12, CN3/CN6 101-n 正确 (B3 作废); 改约束已入 task/d36-hwsync 42eca66; 位流重出待用户放行; 回板当天改板清单 PDF 出	docs progress/回板当天改板清单_2026-10-19.pdf
	决定	③ D37	用户定: V1 主控 bank33 走 1.8V (LVDS18), 桥板方案 A (U18/U19 VCCA 改 1.8V LDO, R236 NC); 底板 100Ω 空贴已确认; R82 改 5.6k; 桥 R235/R223 推荐 2.2k; 改板清单 PDF 已更新	用户
	交付	③ D36	桥位流四套按投板版重出 (用户放行): e60c 7f612855 / e60p8c d93495b3 / e60 4c74afd7 / e60p8 7bd1967e, 0 违例; task/d36-hwsync 97a10cf 复验中	dr1v90 97a10cf
	合并	② D34	V1 357/285/209 奇数档 + 24 Hz 满档; 复验 d25/d23/v1_bringup/d9 全过	dr1v90 7253608
	决定	③ D37	用户改回: V1 主控 bank33 走 2.5V (H7/H9 专供 J1/J2), 桥板不改; R82 改 2.2k; 1.8V 方案不采用 (备查 d37_io18)	用户
	合并	④ D33	主控 JTAG 灌桥 (bringup --bridge-load sram, 盲灌+JT01-06 判据); 复验 53/0, v1_bringup 96/0	dr1v90 23474c7
	合并	③ D36	软件对齐投板版; 桥位流四套重出 0 违例	dr1v90 f2584d9
	合并	③ D38	V1 面 B 软件就绪 (IO 电压开关/面 B RTL/桥 B/JTAG 两器件链/--faces AB); 面 B 桥 e60cb f919ea30; 双面主控首建 TD 崩溃 (资源 74%, 拥塞), 重跑中	dr1v90 ad201f9

	交付	V1主控	V1 单面主控位流 io25 2b4f3311 (光电 U12, 时序过), io18 备用 6493e837; _work/v1_main_1019	本机构建
	交付	④ D39	SoC↔桥通信专项验证包 comm_check.sh (不接屏, 自动判 PRBS/边带/寄存器/JTAG/恢复, 13 电平测点); 离线 88/0; 与 D38 冲突由 D39b 合并并出 PRBS 位流; 到板页 progress/到板当天_通信验证.pdf	dr1v90 task/d39-comm b69f6d8
	合并	③ V2-7	板端 voxslice_p2 驱动 2 期主控 (--disp p2), 端到端逐像素 0 错, V0/V1 行为不变; regress 27/0	dr1v90 ff1846a
	合并	④ D39	通信验证包进主线 + PRBS 位流 (桥 e60cp 6d5b3db3 / 主控 sb_prbs_io25 e7c33e78, 0 违例); 到板即可 comm_check.sh --board <名> --bridge-load sram; 复验 85/0 110/0 76/0	dr1v90 3ef6b06
	验证	④ D29	03 手动冷上电 20/20: 每次 U-Boot→读 env OK→boot.scr→进内核→login, 0 次停在 =>, env 读失败 0 (u-boot 早期 -110 探测行仍有, 不影响); 加软重启 20/20, D29 关闭; USB 继电器不再需要	progress/d29_coldboot
	决定	④ D11;D39	用户定 D11 杜邦线 240M 台架不做, 由 D39 到板通信验证代替 (SoC 底板+桥转接板本周到, 真 FPC 800M); D11 改加分项	用户 10-19
	合并	① D41	锁相提前量自适应默认改 rate: 正常网络 583/900 rpm 延迟 p50 111/91→69/71 ms, p99 217/200→121/148, D20 6/6 持平; 网络差时段仍不达标 (PC 与板两跳 WiFi); 待拍板 lead 60 / 在途上限 / PC 有线 / 板端最新优先	dr1v90 6333eb5
	合并	④ D42;D43	03 跟进主线 voxslice 64e48c8a; povnetd 1.3 回归 (网关探测阻塞 + SYN 重传误清计数, 10-14 型故障自愈 +17 s) 修为 1.3.1 并部署 03; 主会话复验 19/0 22/0	dr1v90 8689db2 / 6e6d47b
2026-10-18	长跑	V0	03 24 h 产品配置长跑 9/10 (主线 3bf094f, voxslice 63e7afea): 停摆 0/死 0, 完成率最低 100%, RSS 23.1 MB 不涨, 30/31 段推流正常; S5 FAIL = 03:00 WiFi 断 (gw 不回 ICMP, povnetd 60 s 后才重连, 两轮 wpa+dhcp, 155 s 恢复; PC 侧 No route to host 约 5 min), 第 6 段推流时长用完仍在重连 rc 2 → 开 D22b 把恢复压到 ≤30 s	progress/soak_v0/1017_03_24h
2026-10-17	交付完成	④ D27	SoC↔桥边带全功能合主线 (复验含回归全过): 握手/闭环训练+自动重训/桥计数经 B2S 回传 povstat/S2B 桥寄存器读写/2260 表改写 ACK 回读/亮度黑场/看门狗 (修黑场死锁)/停转降亮/版本核对; 综合: 桥 e60c 167.33 MHz 0 违例 (余量 0.40%), 主控 UL_SB SWNS +0.002; 🔴 回板阻塞 SB_RSTN 被 R235 10k 下拉, 现役主控位流不驱动 → 用 D27 主控位流或 FPC63 临时上拉; 待定 H-1~H-4	dr1v90 d27_link/SPEC.md
	进展	V2-5	2 期主控字槽序格式器合主线 fb9e6eb (复验含回归全过): ul_fmt_p2 4 列乒乓 + LUT 重排, 真内容 40/12/60 片与 v2_ref 逐组 0 错, 反例全检出; SWNS +0.001 (hclk 真余量约 +0.30); POV_UL_GEOM=p2 改字槽序, 原列序档改名 p2c; 待: 桥 24 链 UL12 解包, 板端 --disp p2	dr1v90 v2_fmt/README.md
	进展	D28b	回板脚本接 D27 合主线 (复验 78/0): 现役套 (023e6582+e60) 必须 FPC63 临时上拉 (脚本问答把关), D27 套 (主控 _sb.bin + 桥 e60c) 闭环训练; D27 套位流本体尚未出 → 开 D27b 出件	dr1v90 v1_bringup/回板当天.md
	交付完成	D27b	D27 套回板位流出件合主线: 主控 pov_m90_pure_ul800_p1_b12_sb.bin a36365e9 (hclk +0.003 真余量约 +0.30, pclk200 +0.048 比现役 +0.006 宽), 桥 e60c e7289b13 (旧记 394cd71a 只差头部创建时间) / e60p8c bddcece3; 存 _work/d10_v1bit_out/ 与 gw5a_bridge/results/; 回板用 D27 套免 FPC63 飞线	dr1v90 d27_link/README.md

	进展	V2-6	2 期桥合主线: p2 core 24 链 UL12 解包, BSRAM 37/56 (一颗 GW5A-25 够), Gowin 0 违例余量 +0.018 ns CLS 84%; 主控→桥→24×2260 端到端逐像素 0 错 (E1-E4, 反例 4/4); 预存窗口 15.3 rps 时仅 ±0.5 µs (上行占片周期 97.5%), 回板按实测重扫 START; 待硬件: UL_CLK 第 87 对放 3.3V bank, ACK 片外 3×8 选 1, 48 扫表 0x04 推导值; 顺修 D27 verify S 基线	dr1v90 gw5a_bridge/p2/README.md
	回归	全套	最新主线 fdb63f4 全套 19 套: 15 过; v2_map G4 / v2_bridge S 为守护误报 (D27b 时序摘要) 已修 d4a4e3a; 🔴 d19 O4_fake / d20_smooth S2 真回归: 假转本地播放换网格率 = 1×转速 (半圈换未生效), 10-16 3cb39fc 时 d19 PASS → 疑 D20e --pl-gate, 已退回 D20e agent 查修	dr1v90 ~/full_*.log
	修复	① D20e	本地播放半圈换回归修复合主线 86caee5 (复验 d19 16/0, d20_smooth, d20d, d20e V1-V5 全过): 根因 2cd422a 对齐放行 (--pl-gate) 对本地帧也生效, 本地 15 fps+margin 0.9 时 m=2 压成 1×转速; 改为只作用推流帧; 02 开机演示配置 (10 fps/20/1.0) 推算不受影响; voxslice 新 md5 63e7afea, 下次部署换	dr1v90 slice/SPEC.md §13.2
	长跑	V0	02 24 h 产品配置长跑 PASS 10/10 (主线 8eced5a, PLV=0 max-fps 20 margin 1.0): 停摆 0/死 0, 10 s 窗口完成率最低 100%, 最差小时未完成 0.0011%, 推流 29 段 rc 0 均 16.8 帧/s, 停推 32 次全 300 s 回本地, RSS 23.1→23.1 MB; 注: PC 侧 D 盘 EIO 致 soak.sh 末段退出 (板上照常跑满并自恢复, 日志手动取回判读), ping 只记前 46 次, push.txt 少 3 段	progress/soak_v0/1016_wkend_24h
	部署	V0	02/03 卡上 voxslice 换主线 86caee5 版 (63e7afea, 旧版留 .bak-0717), 重启验收: 03 6/6 PASS; 02 A5 首次 1243 帧/90 s (<1260, 开机后 20 s 内推流) 其余全过, 随后连推 3 次 1351/1351/1349 帧 = 满 15 帧/s → 判为开机初期偶发	progress/v0_accept/accept_1017_*.log
2026-10-16	验证	④ D22	上板故障演练 14/14 PASS (povnetd 1.2): 装后重启 88 s; 杀 sshd/mdns/povnetd 60/7/72 s; 杀 wpa ×3 12/32/22 s; 关网卡 ×3 22/32/34 s; 错 SSID→热点→自回 545 s; 看门狗复位 2 项 60/220 s 找回且记非正常结束。用户要求 '不插串口永远连得上' 达成; 合主线回归中	~/rv_d22c.board.log
	交付完成	④ D22	不插串口永远连得上 合主线 (上板演练 14/14; 合并回归 D22/rotor_ops/D18/D13/live_push 全过, D13 补丁比较口径剔除 D22 块)。串口可永久拔	dr1v90 feature/lvds-b2b
	验证	② D21	上板 PASS: 假转 5→20→5 斜坡换档 2 次 + 强制轮换 6 次, 跨圈写 0, 超时 0, 对拍 2/0 与 12/0, 完成率 100%, 收尾回默认 0x20471019 (测试解析同 D19 修正)。合并分支 task/merge-d21 全回归 12 套进行中	~/rv_d21.board5.log
	交付完成	② D21	每圈片数随转速换档合主线 (全回归 12 套通过; D18 V3 允许卡上默认 kit=D19 落后仓库 RTL=D21); 主线 voxslice 已修 sub01 隐患。下一步: V1 12-bit 位流按主线 (D19+D21+D8) 重综合	dr1v90 feature/lvds-b2b
	交付完成	D20c	内容帧率跟转速 voxlive --fps auto 合主线 d3f16f3 (默认不变; 主机空闲时离线复验 PASS, 之前失败为主机忙)。上板 A/B (583 rpm 固定 15 vs auto+板 20/1.0) 进行中	dr1v90 feature/lvds-b2b
	测量	D20c	上板 A/B (假转 583 rpm, 无对拍, 逐帧): A 默认 (推 15 + 板 15/0.9) 14.85/s, 间隔 p50/p95 51.5/103 ms, 节拍偏差 p50/p95 23%/55%; B (推 auto + 板 max-fps 20 / margin 1.0) 19.14/s, 间隔 51.4/51.8 ms, 偏差 0%/1%, 最长 206 ms。B 明显更流畅; 测 C (转速取自板遥测) 后决定改开机默认	soak_runs/fps_A fps_B
	问题	D20c	测 C: 不手填转速时 auto 拿不到转速 → 退回 15 fps (povstat UDP 在 WSL NAT 收不到; 且 V0 2047 PL 位流遥测本无转速)。开 D20d: 推流 TCP ACK 扩展回传转速 (新旧兼容) +	soak_runs/fps_C

			默认改 板 max-fps 20/margin 1.0、推流 auto; 同时开 D10 V1 12-bit 位流按主线重综合	
	交付	D20d	推流 ACK 扩展回传转速 (帧头 flags bit15 请求 → 板回 0x07+rps×100+max-fps+margin+半圈标志; 新旧三种组合逐字节兼容) + 默认 板 max-fps 20/margin 1.0、推流 --fps auto (不用手填): 离线假转 583 rpm 自动锁 19.49/s std 0.2 ms。复验 + 上板 D 组进行中	dr1v90 task/d20d-ackrps db4ec93
	交付	③ D10	V1 主控 12-bit 位流按主线重综合 8 档时序全收住 (回板主用 ul800_p1_b12 md5 023e6582, 替换作废 df4f0bea); 修 D8 引入的 build.sh set -e 静默退出; 2 期 MAXMISS 系命令配错 (12-bit@800M 本就超片周期), 非回归; 回板步骤 BOARD_DAY.md。注: V1 线速 800M (派活单写 1.2G 是主会话笔误); 缺口: V1 真内容板端通路 (voxslice 只支持 2047 后端) 待立项	dr1v90 task/d10-v1bit 9a9acf8
	验证	D20d	上板 D 组 (不手填任何参数): 推流经 ACK 扩展自动拿到转速并锁 19.4 帧/s ✅; 但间隔 p95 103 ms (>5% 帧翻倍), 不如手填转速的 B 组 (p95 51.8) —— 估计转速与实际微差导致周期性滑格, 需相位锁定 (跟板端 ACK 节奏) 作后续。离线复验 (指定 BASE) PASS, 合主线回归中	soak_runs/fps_D
	交付完成	D20d	ACK 回传转速 + 默认推流 auto / 板 20/1.0 合主线 (合并回归 7 套通过)。卡上部署尚未更新 (下次装卡带上); 后续: 相位锁定消 5% 滑格	dr1v90 feature/lvds-b2b
	部署	V0	卡上部署更新到主线 1d23e50 (voxslice md5 ecdc246f = 主线, show_boot max-fps 20 / margin 1.0, QoS 0x0F, PL 0x20471019, D22 povreach); D19 上板假转扫点 PASS	~/rv_deploy.board.log
	交付完成	③ D10	V1 主控位流按主线重综合合主线 (复验 5/5: 构建记录/联合仿真/上行回归/MAXMISS 说明); 回板步骤 d10_v1bit/BOARD_DAY.md	dr1v90 feature/lvds-b2b
	验收	V0	用户重启板子后 V0 验收 6/6 PASS (不插串口): 按名字找回 / 守护进程齐 (voxslice povnetd povreach povmdns povstat) / 开机默认 PL+QoS 0x0F+位流 0x20471019 / WiFi -55 dBm ping 30 丢 0 / 推流 90 s 1339 帧=14.9 帧/s 对端关闭 / 推后 voxslice 不变。首跑遇 D 盘 EIO 中断后重跑; A5 判读正则修正	progress/v0_accept/
	开工	D20e/D23	D20e 推流相位锁定 (消 auto 模式 5% 滑格) + D23 V1 真内容板端通路 并行开工; 用户新提: 开机默认动画要有立方体动图 (待做)	dr1v90 task/d20e-phaselock task/d23-v1content
	决定	④ D24	用户: 开机动画就用现在这个 (geo_loop, 含线框立方体), 不换; D26 V2 位流构建放行, 主会话后台跑; 新板定名 DR1M90-03, 拷卡包 card_kit_dr1m90-03 待用户管理员运行 make_card.ps1	用户
	交付完成	③ D23	V1 显示后端 voxslice --disp 2260 合主线 a41d63b (独立复验 24/0, 合并后回归 d21/d23 过)	dr1v90 feature/lvds-b2b
	交付完成	① D20e	推流相位锁定合主线 c80f5fb: 583 rpm 滑格 5.2%→0.19%, 900 rpm 22%→0.12% (p95 = 理想间隔); 代价 延迟 120→170-250 ms (--phaselock off 可回老行为)	dr1v90 feature/lvds-b2b
	部署	V0	02 卡上 voxslice 换 D20e 版 (ba243d71, 旧版留 .bak-d20e), 重启后 V0 验收 6/6 PASS (推流 1326 帧/90 s, WiFi -44 dBm 丢 0)	progress/v0_accept/accept_1016_d20e.log
	交付完成	KR7.3/D24	KR7.3 16 位计数回绕修正合主线 (存档无原始计数, 99.84% 无法重算; 38/57 转动行待核); D24 立方体候选合主线, 用户定开机保持 geo_loop	dr1v90 feature/lvds-b2b
	硬件	DR1M90-03	第二块板: 公司 DLP 拦 TF 卡文件写入 → WSL 做 512 MB 镜像 + host/flash_card_raw.ps1 块级写, 读回 PASS; 等上电按名字找	D:\card03

	交付完成	② D25	V1 换档合主线 90b1d79: 358/286/210 档 (阈值 11.6/14.6 rps, 回差), 各档最高转速桥余量 3.9/3.3/2.7%; 不改 RTL 不重出位流; 顺修 --local-always SIGTERM 挂死; 卡上 voxslice 仍 D20e 版 (V0 dump 逐字节同, 不急换)	dr1v90 feature/lvds-b2b
	问题	DR1M90-03	用户改供电上电后: mDNS 查不到, 串口 COM29/COM30 (CH342) 140 s 无输出、回车无回显; 后台录串口 2 h + 寻板 3 h; 待用户回来断电重上电	D:\card03\cap_COM29.log
	问题	回归	d20d P2 / d20c F3 帧间隔 std 判据在机器高负载 (load 4-6, D25 全量 + D26 TD) 时偶发超门槛 (4.6/8.3 ms vs <4), 空闲同代码 0.1 ms; 待空闲复测, 必要时改失败重测一次	dr1v90 d20d_ackrps d20c_fps
	交付完成	① D12	延迟复测合主线: 相位锁定 auto 保持, lock-lead 150→70 ms; 583 rpm 延迟 p50/p95/p99 133/138/155 ms (锁相关 126/127/196, 滑格 2.1%→0.14%); 900 rpm 122/206/276 ms 滑格 0.37%; 帧间隔 p95 = 理想	dr1v90 d12_latency/RESULTS.md
	交付完成	③ D9	V1 端到端仿真合主线: 真内容主机→板端→主控 RTL→上行→桥→6×2260 模型, 逐像素 0 错; 反例 3/3; 358 档只跑回绕窗口 (整圈用 N=16), 只 12-bit/假角度	dr1v90 d9_e2e/
	硬件	DR1M90-03	03 起来了: 控制台 COM30 (CH342-A); 冷上电 u-boot 报 Card did not respond to voltage select -110 停在 =>, mmc rescan + boot 后正常; 登记 dr1m90-03 (10.10.21.10), V0 验收 6/6 PASS (WiFi -45 dBm, 推流 1351 帧/90 s) → D29 查根因	D:\card03\boot03.log
	交付完成	③ D26	V2 位流按主线重出合主线 c8e8294: 0 违例但余量 0.000 ns (旧 +0.001), 资源略降; D26 agent 遗留的卡死构建进程 (嵌套 flock) 占锁 2.5 h, 已按 PID 清掉	dr1v90 td_pov/pure_ul/results/p2_ul1200_b12_v3
	开工	周末	用户: SoC↔桥通信全功能开工, 软件能做的都做, 周一看结果。开 D27 (SoC↔桥全功能, Opus) / D28 (V1 回板一键脚本) / D29 (冷启动认卡); 02 跑 24 h 产品配置长跑 (PLV=0 max-fps 20 margin 1.0, 主线 8eced5a)	dr1v90 soak8h/runs/1016_wkend_24h
	方案	④ D29	03 冷启动认卡: 热重启 13/13 无法复现, 最可能 u-boot sdhci 首次 mmc_init 间歇失败且 an_bootcmd 无重试; 方案 A 只改卡上 uboot.env 的 bootcmd (mmc rescan 重试 15 次, 其余 49 变量逐字节同, md5 dae13f64), u-boot 提示符手敲已验证; 等用户批准写卡 + 冷上电 20 次验收 (判据 20/20); 发现 03 未装 S00sdoff 钩子	dr1v90 d29_sdboot/PLAN.md
	交付完成	③ D28	V1 回板一键脚本合主线: bringup.sh S0 前置 → S9 恢复, 每步 CHECK + 失败原因/下一步; 演练 (假寄存器/qemu) 74 PASS, 12 种故障注入全命中; 待真板核: 位流加载/真线速误码/真画面/桥 UART 字符串	dr1v90 v1_bringup/
	修复	D30	回归计时判据 (d20d P2 / d20c F3) 抗机器忙合主线: 稳健 std + 失败重测; load 17-31 下 5/5 PASS, 反例全检出	dr1v90 d20c_fps/test_d30_judge.sh
	进展	③ V2-3	2 期 192×216 映射离线完成合主线 691a772 (复验 15/15): p2_192x216 profile, 605 档 == 生产表, v2_ref.py/disp_p2.c 与 2 期全链 tb 逐组对拍; 发现 2 期上行 (105.33 µs/片) 比 2260 更紧, 605/512 两档只到 1110 rpm → 建议 605/513/461; 主控缺列序→字槽序格式器 (方案已证); 9 项待硬件确认 (H1-H9); 待用户定档表	dr1v90 v2_map/DESIGN.md
	评估	D31	V1 偶数片数漏柱: 面 A 过转轴, 偶数后半圈与前半圈取样重合; 两面漏柱 358/286/210 = 124/458/1524 → 357/285/209 = 0/62/467; 只改档表不动 RTL, 桥余量略宽; 另: D25 阈值下 12 rps 落在 286 档; 待用户定	dr1v90 d31_v1odd/REPORT.md
2026-10-15	交付完成	④ KR7.2	8 h 无人值守长跑 9/9 通过 (重开轮 23:45-07:45; 判读 S1 行数口径误判已改为覆盖时长 fe53bde); V0 出口 ⑥ 达成 → V0 出口 8/8	progress/soak_v0/report.md

	测量	QoS	QoS (XMON DDR_S2 QOS_CONFIG=0x0F) 带载对照 (纯切片 30 Hz): 体素流+TCP 迟到 4.12% → 0.000%, CPU memcpy 300 MB/s 91.5% → 0.000%; 2047 32 bit@16.15 rps 完成率无改善 (86/71% vs 无 QoS 91/82%, 带宽上限); 测后寄存器已写回 0	~/qos_runs
	测量	D16b	4x4 分块上板 A/B: 体素流+TCP 迟到 现布局 5.34%/4.45% (漂移 0.89 pp) vs 分块 4.79%, 收益在漂移内 = 无效; 迟到角度随相位漂移, 非几何换行主导。按约定不合主线, 分支 task/d16b-tile 保留	dr1v90 task/d16b-tile 7936b7e
	决定	② D19	用户定 V0/V1/V2 兼容 300-1200 rpm; 实转 583 rpm PL 只 8 fps (等整圈换帧) → D19 半圈换帧开做 (RTL+voxslice+假转扫速验收)	用户 10-15
	决定	② D20	用户定流畅显示为一等要求 (V0/V1/V2); D20 阶段 1 流畅度指标+门槛+基线开做 (与 D19 并行)	用户 10-15
	分析	V1/V2	转速 300-1200 rpm 纸面预算: 300 rpm 体刷新仅 10 Hz (物理闪烁); V1 358 片只到 ~718 rpm, 1200 需降到 215 片; V2 605 片到 ~1060 rpm; 公共切片核需支持运行时换每圈片数 (见 budget/rpm_range_2026-10-15.md)	budget/rpm_range_2026-10-15.md
	交付完成	④ KR7.3	实转 1 h 无故障通过 (583 rpm, QoS 开机默认已上卡 7d301a6); V0 必须项全部达成	progress/realspin_v0/
	问题	② D19	实转换帧仅 10.45/s (583 rpm 整圈换帧限制), 用户感觉卡; D19 半圈换帧 + D20 流畅度门槛处理	progress/realspin_v0/
	交付	② D20	流畅度阶段 1: host/smooth_report.py + 门槛 (软件损失≤3%, 间隔 p99≤2T0, 长停顿 ≤5‰, 撕裂 0 等, SPEC §12) + voxslice --flip-log; 基线: 8 h 假转软件损失 2.3% 但约每 2 min 一次 2-3 s 无新帧 (主机/链路侧, 板端 PL 无缺口) 判 FAIL; 实转 648 rpm 软件损失 3.5%, 每分钟至少一顿 0.3-1.1 s 判 FAIL。主会话复验中	dr1v90 task/d20-smooth 83a5fd7
	交付完成	① D14	更多内容 + 手机网页控制合主线 (用户实转看过); 新克隆回归全过	dr1v90 e215176
	交付	② D19	半圈换帧: 换网格上限 1×→2×转速 (583 rpm 9.7→~19/s), 慢转均匀丢帧; 16/32 档位流时序收住 (REV 0x20471019/1A); 转速窗口 300-1200; 离线 16/16 + 仿真 21+5 + pls2047 32/32。主会话复验+上板假转扫点中	dr1v90 task/d19-halfrev 1beafa6
	交付	D20b	画面模拟器 host/pov_view.py (按视觉暂留合成人眼所见, 并排对比): 整圈换帧 9.8/s 跳 51 帧; 半圈 15/s 但 51/103 ms 交替 (内容 15 fps 与半圈节拍不齐 → D20 阶段 3 内容帧率跟转速); 300 rpm 闪烁; 停推冻结后跳帧。示例 gif 在 dr1v90/_work/d20b/d20_smooth/sim_out/; 复验 PASS	dr1v90 task/d20b-sim 9081f62
	验证	② D19	半圈换帧上板假转扫点 PASS: 5/7.5/10/15/20 rps 换网格 9.00/13.56/15.09/15.09/15.08 每秒 (老行为 10 rps 仅 9.00), 完成率 100%, 撕裂 0, 对拍全一致, 超时 0; 卡上开机默认已是 D19 位流 0x20471019。D19+D20+D20b 合并分支全回归中	dr1v90 task/merge-d19-d20 106364e
	交付完成	D19/D20	半圈换帧 + 流畅度检测 + 画面模拟器合主线; 全回归 10 套 (D18/D13/D19/D20/D20b/color/pls2047/rotor_ops/live_push/重连) 通过; 下一步 D20 阶段 3 (内容帧率跟转速、主机侧停顿诊断) + 实转复核	dr1v90 feature/lvds-b2b
	交付	② D21	每圈片数随转速换档 (V1/V2 到 1200 rpm 的前提): N/PB/LUT 圈边界同步锁存, 回差 5%; V0 2047 人为 142/128 两档仿真逐字节一致、撕裂 0, 假转斜坡升降各 1 次不抖; 16/32 档位流时序收住 (REV 0x20471021/22)。风险: 软件写序时间窗 (可加影子寄存器)。主会话复验中, 诊断跑完后上板	dr1v90 task/d21-nband adeba44
	根因	D20/D22	推流每 124.5 s 卡 3 s 的根因 = 长跑脚本的板上对拍 (--pl-verify 1800 ≈ 每 120 s, 每次停 ~3 s), 测试工具自身, 产品默认不开; WiFi 链路同刻 ping 0 丢。WSL/Windows 各 6	~/realspin/tcp

			min 回放对照: 无周期卡顿, 但有偶发 1-1.7 s ACK 停顿 (每 6 min 1-2 次) = 真实 WiFi 抖动 → D22 WiFi 稳定 (用户 10-15: V0 必须搞定, 不能靠串口)	
	决定	④ D22	用户: 不插串口也必须永远连得上, 彻底解决 (V0 必须) → D22 四层兜底开做: 服务监护 + 硬件看门狗 + 兜底热点 + 故障注入验收	用户 10-15
	交付	④ D22	不插串口永远连得上: povreach 服务监护 + 硬件看门狗 (60 s, 防风暴) + 兜底热点 POV-<板名> (hostapd 静编, 192.168.77.1, 状态页可填 WiFi) + 30 min 无网重启; 失效模式表 16 行; 离线 9/9。排队上板故障演练 (8 项, 含 2 次看门狗复位)	dr1v90 task/d22-reach ee4a55c
	交付	D20c	内容帧率跟转速 voxlive --fps auto: 583 rpm 换帧间隔 std 23.4→0.1-0.9 ms (离线假转)。取舍: 板端默认 (max-fps 15, margin 0.9) 下 583 rpm 均匀但仅 9.7 fps; 板端 max-fps 20 + margin 1.0 → 19.4 fps 均匀。计划 D22 后上板验证 20/1.0 后改开机默认	dr1v90 task/d20c-fps 338eaaf
	复验	D20c	复验 F3 端到端节拍均匀度在主机忙 (D8 大仿真并行) 时不达标: 583 auto std 9.0/5.2 ms (门槛 3/4), 帧率正确; 主机计时抖动敏感, 先不合主线, 待空闲复验 + 上板实测定	~/rv_d20c.v.log
	交付	③ D8	V1 主控↔桥↔2260 联合仿真 0 错 (12/8 bit, 6 链×16 片, 训练锁定, 半圈换帧); 抓出并修 2 个回板必错 bug: 12-bit 字槽格式主控两 beat vs 桥紧排不一致 (改主控 PK12, 上行 195→110 µs/片) + 1 期切片器 NXG 未传 (160 宽按 192 算); 待: 1 期 12-bit 位流重综合 (hclk 余量原 +0.001 ns)	dr1v90 task/d8-cosim 85dfe51
	交付完成	③ D8	V1 联合仿真合主线 (新克隆复验 5/5; 合并回归 sim_v1/pls2047/D18/D19 通过, D19 O4 一次主机忙计时抖动重跑过); V1 回板就绪清单 ⑤ 达成	dr1v90 feature/lvds-b2b
	测量	D22/D20	1 h 产品配置 (无对拍) 推流诊断: 换帧 14.64/s 软件损失 2.4% ✅, 间隔 p99 124 ms ✅, 长停顿 3.7‰ ✅, 最长 495 ms ❌ (门槛 267); PC→板 ping 16781/0 丢; >0.5 s ACK 停顿 46 min 内 4 次 (最长 0.78 s), 同刻 PC→网关 RTT 165-275 ms = PC 侧 WiFi 抖动。周期 3 s 卡顿消失 (确认系对拍)。余项: 0.5-0.8 s 偶发抖动 (播放缓冲 vs 延迟取舍 / PC 有线或专用路由)	soak_runs/netdiag_1015_1814
	问题	② D21	换档位流 (REV 0x20471021) 上板起步即停摆 (档 0 未换档时写完 47 片后停, 换网格全超时), 仿真全过 → 硅上与仿真不同; D21b 开查根因。另: D21 上板收尾用 m90/up.sh 会让板子没 PL, 已重启回开机默认 (0x20471019 + QoS)	~/rv_d21.board.log
	问题	④ D22	新克隆离线 O6 误 FAIL: hostapd/povreach 二进制 git 模式 644, WSL 本地盘克隆不可执行, qemu 静默拒绝 (板上 autorun 有 chmod, 不受影响); 已修 (git +x, verify chmod), 重跑后自动上板演练	dr1v90 task/d22-reach
	问题	④ D22	首轮上板演练 9 项误 FAIL = 验收脚本 info() 把板上 board_d22.sh info 的非 0 退出码当失败 (内容正常), settle/wait_healthy 恒失败; 板子本身正常 (装好开机 healthy, povreach managed, 看门狗 armed)。已修, 单独重跑全套演练 (~80 min); 期间 D21 取证因同时上板被干扰, 待 D22 后单独跑	dr1v90 task/d22-reach
	验证	④ D22	第二轮上板演练 (单独): 杀 sshd/mdns/povnetd 27-72 s 自愈找回 ✅; 错 SSID → 兜底热点 → 自己回公司网 ✅ (但 23.5 min, 目标 ≤10); 杀 wpa/关网卡、装后重启: 板子恢复了但 mDNS 按名字 240 s 内找不回 ❌ (缓存 IP 可连); 看门狗复位发生但晚于测试判定、卡上未记非正常结束 ❌。交回 D22 agent 修 (mDNS 找回为主)	~/rv_d22.board2.log
	根因	② D21	板上取证: 显示每圈取满 142 片, 但 s3rt_sys 旁听只认片号 0..47 → PL 每圈 48 触发后停摆; 不带档位 / 补 sub10 都一样 → RTL 旁听上限 (D21 改为按 FBO) 问题。交回 D21b 修 RTL; 板子已重启回默认 0x20471019	~/d21b_forensic.log

	根因	④ D22	按名字找不回的根因: povmdns 在地址回来/重关联时不重新发 IGMP 报告 (重复入组 EADDRINUSE 无报告), 企业 AP 只把组播转给报告过的站点 → mDNS 查询数分钟到不了板。修: 重关联/地址变化时退组再入组 + 宣告 (0/1/3/7/15/30 s) + 每 60 s 刷新; 看门狗读回实际超时并减半到 ≤60 s; 卡上记非正常结束。离线 10/10, 上板复验中	dr1v90 task/d22-reach 0d1da09
	验证	④ D22	第三轮上板演练 9/10: 装后重启 24 s 按名字找回 ✅ (上轮找不回); sshd/mdns/povnetd 杀掉 38-72 s ✅; 关网卡 191 s ✅; 错 SSID→热点→自动回 543 s ✅ (上轮 1411); 看门狗复位 reachkill 54 s / netdstop 213 s 且记非正常结束 ✅ (实际超时 32 s); 仅 kill wpa_supplicant 240 s 内未找回 ❌ (随后恢复), 单独重跑定位中	~/rv_d22b.board.log
	交付	④ D22	povnetd 1.2: wpa 进程没了/卡死/接口 down 立即重连 (原来一律等 60 s, 且 60 s 后的重连反把已自愈的连接打断 → 73-240+ s 且不稳); 只丢包仍按 60 s 防误重连; 关键事件写卡 (复位后可查); verify wpakill/ifdown 各连跑 3 次、120 s 内按名字找回。离线 11/11, 上板全套复验中	dr1v90 task/d22-reach e438a12
	根因	② D21	停摆根因不在 RTL: voxslice --pl 从不写显示 0x0C sub01 (bpp3), 重新加载位流后显示按 1-bit 片距 0x3000 取片, 旁听按 0x9000 片首只认 1/3 → 每圈 48 触发卡死。主线同有此隐患 (默认开机靠别的程序先写对)。修: pl_setup 先写 sub01; 仿真 +NOBPP3 复现与板上一致; 位流不变。离线 12/12, 排在 D22 后上板	dr1v90 task/d21-nband 084bba3
2026-10-14	复验通过	③ D3	上行出口全量复验 45/0, 合主线	dr1v90 fdb4de6
	复验退回	② D2	PL 切片上板: 与 CPU 逐字节一致、30 min 无停摆, 但内容帧率 4.2<15, 退回	scratchpad/v_pls4_board.log
	问题	② D16	30 Hz 带载迟到+掉片 3.7% (空载 0.2% 来自旧 netguard), 归因测试中	project_ddr_budget_by_phase_1013
	问题	② D16	纯切片带载约 21 min 停摆; 无负载浸泡 2×30 min 不停摆	project_ddr_budget_by_phase_1013
	决定	④ D13	用户定目标: 复位到亮起 ≤12 s, 找板 ≤20 s	project_short_term_delivery_1013
	问题	② D2	找到 PL 切片器带载停摆根因: 零列描述符丢失 (公共核, 2260 也有) + pop 握手串片, 已修	dr1v90 task/pls-2047 debd3cd
	复验退回	② D2	上板 60 min 带载 0 停摆、逐字节一致、late 0; 帧率 13.8 差 0.5 退回	scratchpad v_pls6_board.log
	复验通过	② D2	2047 PL 实时切片上板全过: 60 min 带载 0 停摆, 帧率 15.0, 与 CPU 逐字节一致	dr1v90 task/pls-2047 782e9e3
	问题	② D16	DDR 慢读根因: 每圈约 1/3 角度每取一列都换行, 两类 CPU 负载叠加越阈值 (0.002%→3%); 建议网格 4×4 分块	dr1v90 task/d16-ddr 539d303
	决定	—	用户定: 子 agent 并行 ≤5 (周额度); 跑完的 agent 关掉	feedback_save_weekly_quota
	里程碑	V0	V0 出口清单: PL 切片上板通过 (D2) 可打勾	dr1v90 task/pls-2047 782e9e3
	交付完成	② D2	2047 PL 实时切片合进主线 (含公共核两处 bug 修复); D3 上行档位流需按新核重综合	dr1v90 2364e5c
	里程碑	② D2	PL 硬件切片首次实转上屏 (650 rpm, 完成率 100%, CPU 82% 空闲), 用户确认与 CPU 切片无区别	用户在场实转
	决定	② D18	用户定: 只保留 PL 切片, 固化开机流程, CPU 切片只留应急退路	用户 10-14
	交付完成	② D18	开机默认 PL 切片合主线: 上电基础显示 → 推流显示推流 → 停推 5 min 回基础演示; CPU 只留应急退路	dr1v90 task/d18-pl-default d35c6d4
	决定	④ D13	用户定目标放宽: 亮起 ≤12.5 s / 找板 ≤21 s; V0 出口 ④ 达成	用户 10-14
	交付完成	④ D7	无串口远程运维合主线: 升级坏包 (含断网包) 自动回滚后板子能按名字找回; 网络守护不再造成切片迟到 (旧版每分钟 2061 次 → 0); V0 出口 ⑤ 达成	dr1v90 dee9be6


	根因	D15b	32 bit PL 全黑: 板端写 LUT 基址仍用 16 bit 布局偏移, PL 把网格当角度表读; 已修 308d1bb, 待上板	dr1v90 task/d15b-color-p2
	交付完成	① D15	WiFi 端 12-bit 通路合主线: 32 bit 像素 PL/CPU 与 CPU 逐字节一致, 2047 上跑通; V0 出口 ⑦ 达成 (7/8)。已知限制: 32 bit 只到 10.83 rps (16.15 rps 时完成率 82-91%)	dr1v90 3a41eb7
	开始	④ KR7.2	8 h 无人值守长跑开跑 19:20 (假转黑屏, 主线 voxslice 0.6 + 卡上 PL 默认; 推 40 min/停 7 min 循环; 判据 S1-S9; 15 min 试跑 9/9)	dr1v90 26e69ec soak8h
	决定	② D16	用户批准 QoS 寄存器写入 + 网格 4×4 分块 (D16b 开做, 离线); 长跑后在 2047 做对照	用户 10-14
	问题	④ KR7.2	长跑第 6 段企业 WiFi 踢线 ~5 s, 推流端 voxlive 不重连直接退出 (板端处理正确); 修: voxlive 断线自动重连 5cbe79f; 23:45 重开 8 h	dr1v90 5cbe79f
2026-10-13	交付完成	④ E6	按名字找板 (mDNS) 完成：无串口自重启后 34 s 按名字找到并 ssh 上	dr1v90 b0f6b5d
	交付完成	② E7	纯切片 30 Hz 位流第一次上硅 D'0–D'3，尾部 late 0.2%，暂停 netguard 后 late/miss 为 0	dr1v90 71d006f / 473abcf
	交付完成	① D1	主机实时推流完成：10 分钟 15.0 fps，NAK 0 / forced 0	dr1v90 596b191
	问题	① D1	第一次上板端到端延迟 p50 114 ms 未过（停等发送），改发送流水线后降到 84.7 ms	dr1v90 60c619a / 596b191
	复验通过	① D1	主会话新克隆独立复验离线+上板全过，合主线（延迟 p50 95 ms / p99 236.6 ms）	dr1v90 9bf16ad
	复验退回	③ D4	桥接收核对 12-bit 第一次复验 FAIL（新克隆无可执行位），退回	claude_memory/project_short_term_delivery_1013.md
	复验通过	③ D4	桥接收核对 12-bit 复验 PASS，合主线	dr1v90 6a373d3
	复验通过	③ D5	桥驱动 2260 1 期 6 链 24 Hz 12-bit 复验 ALL PASS，合主线	dr1v90 cdf49c6
	问题	③ D5	6 链 4296 片/s 能跑但余量仅 0.40%，瓶颈是桥→2260 链路；留 10% 需 ≤3921 片/s，待用户定	claude_memory/project_short_term_delivery_1013.md
	问题	③ D5	发现 10-10 验证板 profile 寄存器在 166.67 MHz 下超规格（GCLK 667>600），1 期表已改	claude_memory/project_short_term_delivery_1013.md
	复验通过	② D6	几何 LUT 生成器逐字节复现 2047 s3lut，verify 22 PASS，合主线	dr1v90 44ed2cd
	复验退回	④ D7	转子运维首次复验 T5 偶发 FAIL，退回返工	claude_memory/project_short_term_delivery_1013.md
	复验通过	① D14	10 类内容 + 手机网页遥控离线复验 ALL PASS，用户实转看过（尚未正式上板验收）	dr1v90 ffbfeeb
	复验通过	② D2	2047 PL 切片离线复验 26/0，待上板（之后 9ba9af0 测试用例过时 26/27 待修）	claude_memory/project_short_term_delivery_1013.md
	复验退回	① D12	延迟降低上板复验 FAIL：B1 翻页 14.39<15 fps，p99 225 ms，退回	claude_memory/project_short_term_delivery_1013.md
	问题	① D12	第二次上板仍未过，根因晚间 WiFi 尾巴（p99 334 vs 白天 48 ms）；判据改为调度问题 0 + 网络晚到 ≤1%，明早主机空闲复测	dr1v90 764f81d
	复验退回	④ D13	启动提速上板 FAIL 11 项，但改进已装板保留（6 次重启正常），退回继续压启动时间	claude_memory/project_short_term_delivery_1013.md
	里程碑	④ D13	启动提速两轮后：复位→0° 片亮起 38.7→20.1→15.8 s，找板 34→30→25.6 s	dr1v90 task/d13-boot fdbb217
	问题	④ D13	第二步（bootdelay 0 / 精简 uInitrd）写启动文件被权限系统拒绝，需用户明早本人批准后执行	claude_memory/project_short_term_delivery_1013.md
	复验通过	① D15	WiFi 端 32 bit 像素（X2R10G10B10）阶段 1 复验：黄金/PL 仿真一致，合主线	dr1v90 1995be8


	决定	③ D3;D4;D5	下午用户：2260 相关先暂停、先做共用部分（token 不够）；15:00 又改为多开并行恢复 2260	claude_memory/project_short_term_delivery_1013.md
	决定		软件三期：0 期 2047 屏（现在）/ 1 期 2260 验证板 160×180（预计 11-10 回板）/ 2 期 192×216 目标板；1 期目标 24 Hz / 358 片 / 6 链	claude_memory/project_sw_three_phases_1013.md
	里程碑		硬件 1 期验证板预计 2026-11-10 回板（初步交期，可能变），回板前软件能做的都前置	claude_memory/project_sw_three_phases_1013.md
	决定		架构切分：PL 切片器及之前为各期共用的公共部分，屏幕显示为可替换后端，两者之间用实时按角度片流接口	claude_memory/project_arch_common_front_display_backend.md
	决定	③ D3	用户定：2 期上行 1.2G；1 期保持 24 Hz（358 片，桥链路余量 0.40%）不降档	claude_memory/project_short_term_delivery_1013.md
	决定	④ D11	傍晚用户：杜邦线跑不了 1.2G，1.2G 实测等 V1 回板；C1 台架只做 ≤300M 低速功能档	claude_memory/project_short_term_delivery_1013.md
	决定	①④ D12;D13;D14	19:00 用户：V0 可见的先插队、V1 接着做，新派 D12 延迟降低 / D13 启动提速 / D14 内容与手机控制	claude_memory/project_short_term_delivery_1013.md
	决定	④ D13	21:10 用户定 D13 目标：复位到 0° 片亮起 ≤12 s，找板 ≤20 s（看板 KR8.1 已改）	claude_memory/project_short_term_delivery_1013.md
	决定	①② D15;D16	用户选 12-bit 方案 A：WiFi 端传高位宽、像素位宽 16/32 bit 可配（D15）；DDR 做到极限 A 线（D16），B 线并入 T2 硬件	claude_memory/project_short_term_delivery_1013.md
	决定	② KR5.2	用户实转核实：2047 旧表镜像，已更正为新表 0decad54	dr1v90 49031f6
	问题	④ D7	D7 上板补测会装/还原 autorun，冲掉 D13 补丁，须排在 D13 定稿合并之后；夜间板子排程 D12→D13→D2→D7→8 h 长跑	claude_memory/project_short_term_delivery_1013.md
	里程碑		显性目的进度看板第一版建立：10 个显性目的 + KR 趋势 + 燃起图 + 里程碑趋势	claude_memory/project_progress_dashboard.md


现状 (10 个显性目的: ✅ 达成当前期目标 9 • 🔄 进行中 / 未达标 1 • ⏸ 无数据 / 未开始 0 • ❌ 退步 / 阻塞 0)


#	显性目的	状态	KR	单位	最新	日期/阶段	V0	V1	V2	KR	距 V2 达成
1	**画面能实时变化** 数据通路	✅	① KR1.1 内容刷新率 (假转, 管线能力)	fps	15	10-14 V0 2047	15	12	15	✅	100%
			① KR1.2 端到端延迟 p50	ms	69	10-19 V0 2047	100	70	70	✅	100%
			① KR1.7 端到端延迟抖动 p99	ms	121	10-19 V0 2047	250	120	120	✅	99%
			① KR1.3 WiFi 可用带宽	Mbit/s	160	10-12 V0 2047	10	62	62	✅	100%
			① KR1.4 主机出帧耗时 p99	ms	22	10-13 V0 2047	50	50	50	✅	100%
			② KR1.5 板上切片耗时 (每帧)	ms	17.3	10-13 V0 2047	55			✅	
			③ KR1.6 内容刷新率 (实转上屏)	fps	10.8	10-12 V0 2047	10.8	12	15	✅	72%
2	**体帧率达到 30 Hz** 显示优化	✅	③ KR2.1 体帧率	Hz	21.7	10-12 V0 2047	21.7	24	30	✅	72%
3	**画面更清晰** 显示优化	✅	③ KR3.1 每面像素数	px	28800	10-12 V0 2047	28800	28800	41472	✅	69%
			③ KR3.2 每圈片数	片	142	10-12 V0 2047	142	358	605	✅	23%
4	**颜色更丰富** 显示优化	✅	③ KR4.1 色深	bit/通道	3	10-12 V0 2047	3	12	12	✅	25%
			① KR4.2 链路色深 12-bit 已验证 (1=是)	是/否	1	10-14 V0 2047	1	1	1	✅	100%
5	**立体像不变形、两面对齐、无重影** 几何	✅	② KR5.1 几何 LUT 复现正确 (1=逐字节复现)	是/否	1	10-13 V0 2047	1	1	1	✅	100%
			② KR5.2 左右镜像已核实 (1=已核)	是/否	1	10-13 V0 2047	1	1	1	✅	100%
6	**亮度合适、停转不伤眼** 显示优化	✅	② KR6.1 停转自动低亮 (1=有)	是/否	1	10-12 V0 2047	1	1	1	✅	100%
7	**长时间稳定** 稳定	✅	② KR7.1 丢帧/迟到率	%	0.0012	10-15 V0 2047	0.1	0.1	0.1	✅	100%
			④ KR7.2 连续无故障: 软件链路 (假转, 无人值守)	h	24	10-17 V0 2047	8	8	24	✅	100%
			④ KR7.3 连续无故障: 整机实转 (有人值守)	h	1	10-15 V0 2047	1	1	1	✅	100%
8	**上电即用** 运维	🔄	④ KR8.1 上电到 0° 片亮起 (停转)	s	12.4	10-14 V0 2047	12.5	12.5	12.5	✅	100%
			④ KR8.4 上电到转稳全亮	s	26	10-12 V0 2047				🔄	
			④ KR8.2 按名字找到板子	s	19.8	10-14 V0 2047	21	21	21	✅	100%
			④ KR8.3 需要串口 (1=需要)	是/否	0	10-12 V0 2047	0	0	0	✅	100%
9	**转起来能看状态、能远程升级** 运维	✅	④ KR9.1 转子遥测可用 (1=可用)	是/否	1	10-14 V0 2047	1	1	1	✅	100%
			④ KR9.2 远程升级失败自动回滚 (1=有)	是/否	1	10-14 V0 2047	1	1	1	✅	100%
10	**能放更多内容** 内容	✅	① KR10.1 可实时播放内容数	个	10	10-13 V0 2047	2	5	10	✅	100%
			① KR10.2 交互方式数	种	1	10-13 V0 2047	1	2	2	✅	50%


指标趋势 (蓝 = 硬件实测，橙 = 仿真/台架，虚线 = 目标)






























KR3.2 每圈片数 (片)
800
600
400
200
0
07-28
08-16
09-05
09-24
10-13
实测
仿真/台架
V2 目标
V1 目标
V0 目标



KR4.1 色深 (bit/通道)
15
10
5
0
07-28
08-16
09-05
09-24
10-13
实测
仿真/台架
V1/V2 目标
V0 目标



KR4.2 链路色深 12-bit 已验证 (1=是) (是/否)
3
2
1
0
10-13
10-14
实测
仿真/台架
V0/V1/V2 目标



KR5.1 几何 LUT 复现正确 (1=逐字节复现) (是/否)
3
2
1
0
08-04
08-22
09-08
09-25
10-13
实测
V0/V1/V2 目标



KR5.2 左右镜像已核实 (1=已核) (是/否)
3
2
1
0
10-12
10-13
10-14
实测
V0/V1/V2 目标



KR6.1 停转自动低亮 (1=有) (是/否)
3
2
1
0
10-11
10-12
10-13
实测
V0/V1/V2 目标



KR7.1 丢帧/迟到率 (%)
0.15
0.1
0.05
0
10-13
10-14
10-15
实测
仿真/台架
V0/V1/V2 目标


KR7.2 连续无故障: 软件链路 (假转, 无人值守) (h)
60
40
20
0
10-12
10-13
10-14
10-15
10-16
10-17
实测
仿真/台架
V2 目标
V0/V1 目标



KR7.3 连续无故障: 整机实转 (有人值守) (h)
3
2
1
0
10-14
10-15
10-16
实测
V0/V1/V2 目标



KR8.1 上电到 0° 片亮起 (停转) (s)
17
16
15
14
13
12
10-13
10-14
实测
V0/V1/V2 目标



KR8.4 上电到转稳全亮 (s)
28
27
26
25
10-11
10-12
10-13
实测



KR8.2 按名字找到板子 (s)
26
24
22
20
18
10-13
10-14
实测
V0/V1/V2 目标


KR8.3 需要串口 (1=需要) (是/否)
3
2
1
0
10-11
10-12
10-13
实测
V0/V1/V2 目标



KR9.1 转子遥测可用 (1=可用) (是/否)
1.5
1
0.5
0
10-13
10-14
实测
V0/V1/V2 目标



KR9.2 远程升级失败自动回滚 (1=有) (是/否)
1.5
1
0.5
0
10-13
10-14
实测
V0/V1/V2 目标


KR10.1 可实时播放内容数 (个)
12.5
10
7.5
5
2.5
0
10-12
10-13
10-14
实测
仿真/台架
V2 目标
V1 目标
V0 目标


KR10.2 交互方式数 (种)
2.5
2
1.5
1
10-12
10-13
10-14
实测
仿真/台架
V1/V2 目标
V0 目标

燃起图 (交付总数 vs 完成数) 与里程碑趋势





里程碑	评审 10-13
V0 公共部分完成	10-17
1 期链路离线全通	10-22
C1 台架彩排	10-24
验证板 PCB 回板	11-10
1 期点亮出图	11-12
1 期转起来 24 Hz	11-17

交付清单已按大功能分组，放在前面「交付明细 — 按大功能 / 子功能分组」。