C1 台架接线：DR1M90-01 (FS03 CEP1) ↔ ACG525 (GW5A)

2026-10-13 | 240 Mbps 低速功能档，杜邦线 | 目的：硬件上验证 12-bit 切片数据从主控到桥逐像素不错 | 来源 dr1v90 task/ul-fmt-30hz td_pov/pure_ul/C1_BENCH.md

上电前必须做：

1. FS03 的 **J2 跳到 1.8V 侧**，上电前量 CEP1.4 ≈ 1.8 V（主控输出 LVDS18）。
2. ACG525 的 P6-11/12/29/30 里哪根是地，**上电前用万用表认**，只把地接到 FS03 CEP1.2。
3. FS03 上 CEP1 的伪地脚（7–12、25–34、47–50）主控会驱低，**只许接 ACG525 的 GND**，不要接到任何信号。
4. 每对 P→P、N→N，两根绞在一起，**越短越好（≤ 10 cm）**。

信号	FS03 CEP1 脚 (P / N)	DR1 球	FS03 排阻	ACG525 脚 (P / N)	GW5A 球	bank
转发时钟	**5 / 6**	G15 / G16	R187	**P11-20 / P11-19**	L15	3
lane 0 ★	**35 / 36**	F18 / E18	R195	**P6-1 / P6-2**	C17	2
lane 1 ★	**37 / 38**	D16 / D17	R195	**P6-3 / P6-4**	F14	2
lane 2 ★	**39 / 40**	A21 / A22	R197	**P6-5 / P6-6**	D17	2
lane 3 ★	**41 / 42**	A18 / A19	R197	**P6-7 / P6-8**	G16	2
lane 4 ★	**43 / 44**	F16 / E16	R196	**P6-9 / P6-10**	F17	2
lane 5 ★	**45 / 46**	E15 / D15	R196	**P6-13 / P6-14**	H13	2
lane 6	**3 / 4**	H19 / H20	R191	**P6-15 / P6-16**	K15	2
lane 7	**13 / 14**	D22 / C22	R189	**P6-17 / P6-18**	J13	2
lane 8	**15 / 16**	F21 / F22	R190	**P6-19 / P6-20**	K12	2
lane 9	**17 / 18**	G17 / F17	R190	**P6-21 / P6-22**	L12	2
lane 10	**19 / 20**	A16 / A17	R187	**P6-23 / P6-24**	H17	3
lane 11	**21 / 22**	C15 / B15	R191	**P6-25 / P6-26**	K17	3
lane 12 (校验)	**23 / 24**	B16 / B17	R192	**P6-27 / P6-28**	L17	3
地 GND	**CEP1.2**	—	—	**P6-11/12/29/30 中的地 (上电前用表认)**	—	—

分两步接，先少后多：

1. **第一步只接 ★ 6 对 + 转发时钟 + 地**（09-22 板对板测过最干净的 6 对），先跑误码测试。
2. 第一步 0 误码后，再接其余 7 对（lane 6–12），跑逐像素 12-bit 核对。

串阻：FS03 原装 33Ω 排阻在 240M 下可能还能用（09-22 是两端各 33Ω 时 400M 就死）。**先不拆试一次**；误码不为 0 再把对应排阻换 0Ω：只接 ★ 时换 R187/R195/R196/R197（4 只），全接时 8 只（再加 R189/R190/R191/R192）。

> **接好以后告诉我就行**，加载位流、发训练码、读误码和逐像素结果都由我来跑，判据：13 lane 全锁定、每 lane 误码 0 持续 ≥ 10 分钟；逐像素坏片/像素错/CRC 错/片号跳变全为 0。