关于 DR1M90 PL 侧 LVDS 高速输出（DR1_LOGIC_ODDRx2）的技术问询（更新版）

致　上海安路信息科技股份有限公司 技术支持 / FAE

发自　POV3D 项目组（联系人与联系方式：_____）

日期　2026-10-27（上板后更新）

器件　DR1M90GEG484，按速度等级 -2 编译（芯片丝印等级待核）

软件　TD 5.9.1（TD_5.9.1_DR1_2025.1_151.508，V5.9.151508，2025-02-21 构建）；另装有 TD 2026.1 SP2

硬件　米联客 MLKPAI-FS03 DR1 核心板 + 自制转接板；接收端为 Gowin GW5A，LVDS 输入，100 Ω 端接

> **更新说明**：10-27 上板后，原先的主问题（700/750/800 Mbps 丢位）已自行解决，原因见第三节。1.2 Gbps 也已跑通。本函只保留尚未解决的问题（第五节）。
>
> **已解决**：奇数 PLL 分频时 `CLKC0_DUTY_INT` 错填为 DIV/2，应按 UG1206 §2.5.4 公式 2-5 取 INT(DIV/2)+1。改后 800 Mbps（DIV 5）2 分钟 0 误码；偶数分频 800 Mbps 10 分钟 0 误码；600 Mbps 1 小时 0 误码。
>
> **现状**：1.0 Gbps 有 3 条 lane 约 1% 误码；1.2 Gbps 不加预加重时约 3% 误码，开 bank 级 `PRE_EMP=ON` 后 13 lane 全锁，10 分钟 0 误码。
>
> **仍请协助**：SCLK 高于 375 MHz 时的时钟网、1250 Mbps 的签核方法、预加重与 VOD 的推荐设置、奇数分频 DUTY50 的实际行为（第五节 Q1–Q5）。

一、设计接法

- **时钟**：板载 25 MHz 晶振 → `DR1_PHY_PLL`。REFCLK_DIV = 1，FBCLK_DIV = SCLK/25，CLKC0 外反馈（FBKCLK = "CLKC0_EXT"），CLKC0_DIV 取"VCO ≤ 2000 MHz 的最大整数"，CLKC0_CPHASE = DIV−1（0°），CLKC0_DUTY50 = "ENABLE"，**CLKC0_DUTY_INT：最初写成 DIV/2（奇数分频时错误，现已改为 INT(DIV/2)+1，见第三节）**。 PLL 的 clkc[0] 直接作为 ODDRx2 的 `sclk`； `pclk` 由 `DR1_PHY_LCLK #(.DIV("2"), .LCLK("DIV2TO8"))` 对 sclk 二分频得到。
- **串化**：每 lane 一个 `DR1_LOGIC_ODDRx2 #(.ASYNCRST("ENABLE"))`， `q` 直连顶层 LVDS25 端口，不经 OBUFDIFF。共 13 条数据 lane，外加 1 条随路时钟（线速/8，同样由 ODDRx2 产生）。
- **I/O**：bank 11（bank 33 上也试过），IOSTANDARD = LVDS25，VCCIO = 2.5 V，1.2 Gbps 档开了 bank 级预加重（PRE_EMP=ON）；未用 ODELAY。
- **与官方 IP 的对比**：TD 自带的 DR1 High Speed IO IP（`ip/depot/HSIOF9F0D0P0_1.0/DR1_High_Speed_IO/RTL/DR1_High_Speed_IO.v`，5.9.1 和 2026.1 两个版本相同）也是 `assign sclk = clk_in;`，pclk 用 `DR1_PHY_LCLK`（DIV2TO8，DIV 2）产生，和我们的接法同构。
- **时序**：TD 报告 0 违例。pclk 域额外加了 0.25 ns 的 setup 不确定度。

```
DR1_PHY_PLL #(.FBKCLK("CLKC0_EXT"), .FEEDBK_MODE("NORMAL"), .PLL_FEED_TYPE("EXTERNAL"), .FIN
("25.0"), .REFCLK_DIV(1),
              .FBCLK_DIV(SCLK/25), .CLKC0_DIV(C0_DIV), .CLKC0_CPHASE(C0_DIV-1), .CLKC0_FPHASE
(0),
              .CLKC0_DUTY_INT(C0_DIV/2), .CLKC0_DUTY50("ENABLE"), .LPF_RES(3), .LPF_CAP(2), .I
CP_CUR(11), .GMC_GAIN(1),
              .INTPI(VCO<=1000?0:VCO<=1500?1:2), .HIGH_SPEED_EN("DISABLE"), ...) u_pll (... .f
bclk(clkc[0]) ...);
assign sclk = clkc[0];
DR1_PHY_LCLK #(.CEMD("SYNC"), .CLKSEL("ORG"), .DIV("2"), .LCLK("DIV2TO8")) u_lclk_pclk (.clkin
(sclk), .clkout(pclk), ...);
DR1_LOGIC_ODDRx2 #(.ASYNCRST("ENABLE")) u_ser (.q(tx[i]), .pclk(pclk), .sclk(sclk), .d0(..), .
d1(..), .d2(..), .d3(..), .rst(~lock));
```

二、实测结果（10-27，面 A，接收端 GW5A）

线速	配置	结果
400 / 600 Mbps	偶数分频（DIV 8 / 6）	**600 Mbps：PRBS 1 小时 0 误码**
700 / 750 / 800 Mbps（旧）	DIV 5，DUTY_INT = 2	**丢位；800 Mbps 只输出偶数位，每位占两个时隙，训练字 0x35 收成 0xE7 / 0x7E / 0x9F**
800 Mbps	偶数分频 DIV 4	**10 分钟 0 误码**
800 Mbps	DIV 5，DUTY_INT = 3（公式 2-5）	**2 分钟 0 误码**
1.0 Gbps	无预加重	10/13 lane 0 误码；lane 2 / 8 / 12 约 1% 误码，原始字正确率 97.5–99%
1.2 Gbps	无预加重	**训练码正确，PRBS 不锁，原始字正确率 90.6%，约 3% 误码，像码间串扰**
1.2 Gbps	bank 级 PRE_EMP = ON	**13 lane 全锁，10 分钟 0 误码，原始字正确率 100%**

我方怀疑 1.0 / 1.2 Gbps 的码间串扰与核心板有关：该板 LVDS 线上串了 33 Ω 排阻（R201–R208 等）。我们自研核心板将不放串阻。预加重开关出处：TD `arch/dr1_macro.v` 的 `DR1_PHY_HR_BANKREF`、UG1210 表 1-1。

三、根因（已自行解决）

- **原因**：奇数 PLL 输出分频时，`CLKC0_DUTY_INT` 应按 UG1206 §2.5.4 公式 2-5 取 INT(DIV/2)+1，我们写成了 DIV/2。失败的 700 / 750 / 800 Mbps 三档都是 DIV 5，DUTY_INT 填了 2，应为 3。
- **验证**：全仓代码改正后，800 Mbps 奇数分频（DIV 5、DUTY_INT 3）2 分钟 0 误码。偶数分频 800 Mbps 同样通过。
- **TD 的表现**：TD 对错误配置没有警告，静态时序仍按 50% 占空比推导，报告 0 违例。这一点见 Q1。
- **1.2 Gbps**：根因与占空比无关，现象是码间串扰，开 bank 级预加重后消除。

四、相关手册条目（供对照）

文档	位置	内容
DS1200 v1.0（2024.07）	表 3-22，第 48 页	PL I/O 输出：LVDS25（VCCIO 2.5 V）1250 Mbps，LVDS18 1250 Mbps。注 1："上述 I/O 标准能否工作在最高频率需要实际软件中的 Timing Report 为准"
DS1200 v1.0	表 3-16 / 3-17，第 45 页	-2：GCLK 628、IOCLK 680、LCLK 375、MLCLK 680 MHz；skew：IOCLK 0.04 ns、LCLK 0.11 ns。没有占空比失真指标
UG1210 v0.1（2024.01）	表 2-1，第 4 页；§3.1.2，第 21–23 页	PL 侧只有 HR bank（0 / 11 / 31 / 32 / 33）；IOL 只有 oDDRx1 / oDDRx2 / oDDRx2L（4:1），1250 Mbps 对应 SCLK 625 MHz
UG1211 v1.1（2025.05）	§19 / §21 / §23	DR1_PHY_LCLK："DIV1 模式 … duty 无限接近 50%"；MLCLK "能将时钟信号输出到 IOCLK、LCLK 模块"；IOCLK "支持高速输入/输出接口串并转换，如 LVDS 的接收"
UG1206 v0.1（2024.01）	§2.5.4，第 19–20 页	公式 2-4 / 2-5 / 2-6（见第三节）

五、仍请教的问题

Q1 奇数分频 DUTY50 的实际行为。

- `CLKCx_DUTY_INT` 表示高电平还是低电平的 VCO 周期数?
- `DUTY50 = "ENABLE"`、DIV 为奇数而 DUTY_INT 不等于 INT(DIV/2)+1 时，硬件实际输出占空比是多少?
- TD 能否对这类配置给出警告，并让 derive_pll_clocks 推导出真实占空比?

Q2 SCLK 超过 375 MHz 时应走哪种时钟网。

- DS1200 -2 的 LCLK 上限 375 MHz，IOCLK / MLCLK 为 680 MHz。400–625 MHz 的 SCLK 应走哪种网？官方 High Speed IO IP 的"sclk = clk_in 直连"在此范围是否仍适用?
- TD 映射后 pad 属性为 `OSCLKSWI=SIG`，怎样查看某个 pad 的 osclk 实际来自哪一路？例化 `DR1_PHY_IOCLK` 后日志出现 PHY-1015，这是否说明已走 IOCLK?
- IOL 的 oDDRx2 对 SCLK 有没有最小高、低电平宽度或占空比要求？各时钟网的占空比失真是多少?

Q3 1250 Mbps 的签核方法与适用条件。

- TD 时序报告不覆盖 IOL 内部 PCLK→SCLK 的交接和 SCLK→PAD。高速 ODDRx2 应怎样确认余量？有没有专用约束或报告命令?
- DS1200 表 3-22 的 1250 Mbps 是否在 PL HR bank 用 `DR1_LOGIC_ODDRx2`（SCLK 625 MHz）实测？是否区分速度等级和 bank？对同时翻转 lane 数、端接、VCCIO、抖动有何附加条件?
- 我方 1.2 Gbps 仅在预加重开启后才稳定，这是否符合预期?

Q4 预加重与 VOD 的推荐设置。

- LVDS25 在 1.0–1.25 Gbps 下，bank 级 `PRE_EMP` 与 VOD 档位推荐怎么设？预加重量值是多少?
- 预加重是 bank 级开关，同 bank 内所有 lane 同时生效，对低速 lane 有无副作用?
- 接收端是 100 Ω 端接的 Gowin GW5A，板上线长约数厘米，有无按线长和损耗选择预加重的参考表?

Q5 参考资料与模型。

- 是否有 DR1 PL 侧 LVDS 发送 1 Gbps 以上的官方参考设计、应用笔记或板级设计指南（含串阻、走线等长与阻抗要求）？
- 加密的仿真模型（`sim_release/dr1/dr1_phy_pll.v`、`dr1_logic_io.v`）能否提供开源仿真器可用的功能模型，或书面说明 PLL 占空比与 oDDRx2 的时序行为？

已不再需要回答的原问题：原 Q5 的 PLL 推荐配置（600 Mbps 偶数分频已 1 小时 0 误码，800 Mbps 两种分频均通过）。

六、可提供的材料

- TD 工程与位流：400 / 500 / 600 / 700 / 750 / 800 Mbps 各档，以及 1.0 / 1.2 Gbps 档（含预加重）。
- TD 布线库的 PLL 与 pad 属性报告（report_cells -attributes）。
- 上板 PRBS / 训练码原始字记录。
- 核心板与转接板的相关原理图片段。

如需远程会议或现场支持，请与上面的联系人约时间。谢谢！

POV3D 项目组 • 2026-10-27 • 本函所列现象均为实测。原始数据与位流可提供。