DR1 高速输出上板结论（2026-10-27）

板　dr1m90-01，面 A，GW5A 桥接收

分支　task/d84-dr1hsio，D84 提交 b20d569

> **一句话**：DR1 主控到 GW5A 桥的 LVDS 高速输出已经跑通。V1 用 600 Mbps（已定，1 小时 0 误码）；V2 需要的 1.2 Gbps 在“DR1 发、GW5A 收”这一层已可行：加预加重后 13 lane 全锁，10 分钟 0 误码。

时间线

- 上午：400 / 600 Mbps 正常，700 / 750 / 800 Mbps 丢位，800 Mbps 只输出偶数位。
- 查到根因：PLL 奇数分频时 DUTY_INT 配错。全仓改正，800 Mbps 偶数分频和奇数分频都通过。
- 继续上 1.0 Gbps：3 条 lane 约 1% 误码。上 1.2 Gbps：约 3% 误码，PRBS 不锁。
- 打开 bank 级预加重后，1.2 Gbps 13 lane 全锁，10 分钟 0 误码。

根因

奇数 PLL 分频时，`CLKC0_DUTY_INT` 要取 INT(DIV/2)+1（UG1206 §2.5.4 公式 2-5），代码里写成了 DIV/2。700 / 750 / 800 Mbps 三档都是 DIV 5，全部踩中。TD 对这种配置不报警，时序也报 0 违例，所以只能上板才发现。

各档结果

档	主控 md5	桥	结果
600M 偶数分频	b3af9155	e60cp	**PRBS 1 h 0 误码**
800M 偶数分频 dev	cc0e8f76	e60cp	**10 min 0 误码**
800M 奇数分频 + 公式修正 dfx	7bf52f06	e60cp	**2 min 0 误码**
1.0G dev	95adc1c9	l1000（26102792）	10/13 lane 0 误码；lane 2/8/12 约 1% 误码，原始字 97.5–99%
1.2G dev	b17184f8	l1200（26102791）	**训练码正确；PRBS 不锁，原始字 90.6%，约 3% 误码（码间串扰）**
1.2G + 预加重	**ff2ddf32**	l1200	**13 lane 全锁，10 min 0 误码，原始字 100%**

预加重开关：`POV_UL_PREEMP=1`（bank 级 `PRE_EMP=ON`）；VOD 开关：`POV_UL_VOD`。

对 V1 / V2 的影响

- **V1**：用 600 Mbps，不受影响，已长跑验证。
- **V2**：1.2 Gbps 的链路风险从“能不能发”降为“长跑、真帧格式、V2 p2 桥”的工程验证。
- **核心板**：FS03 核心板的 LVDS 线上串了 33 Ω 排阻（R201–R208 等），怀疑是码间串扰来源。自研核心板 LVDS 线不放串阻。
- **代码**：所有奇数分频位置都必须按公式 2-5 取值。

下一步

1. 1.2 Gbps 加预加重做小时级长跑。
2. 换成真帧格式再测。
3. 做 V2 p2 桥并验证。
4. 1.0 Gbps 的 3 条 lane 1% 误码，试预加重和 VOD。
5. 向安路问询剩余问题：SCLK 超 375 MHz 的时钟网、1250 Mbps 签核、预加重与 VOD 推荐值、奇数分频 DUTY50 行为（已更新问询函）。

POV3D 项目组 · 2026-10-27 · 数据：d84_dr1hsio/README.md