POV3D 显性目的进度看板 — 2026-10-15

OKR：O = 观众看得到的效果，KR = 可量化指标。状态按「最新硬件实测 vs 当前期 V0 目标」自动判定。数据：zynq_pov/docs/progress/*.csv，脚本 mk_progress.py。


阶段达成率

V0 达成率
97.3%
分子/分母：**36 / 37**
KR 24/25 + 交付 12/12

V1 达成率
73.3%
分子/分母：**33 / 45**
KR 16/24 + 交付 17/21

V2 达成率
63.3%
分子/分母：**31 / 49**
KR 14/24 + 交付 17/25

- 统一口径：达成率_P = (P 目标已达标的 KR 数 + P 需要的交付里已完成数) ÷ (有 P 目标的 KR 数 + P 需要的交付总数)，P = V0 / V1 / V2。
- 只按「必须」项计：KR 全算必须；交付看 deliverables.csv 的「级别」列 (必须/加分)，加分项不进分子分母。
- 交付的"需要"是嵌套的：V0 需要 = 阶段 V0；V1 需要 = V0 + V1准备；V2 需要 = V1 需要 + V2 (阶段列见 deliverables.csv，没填阶段的交付不计)。
- KR 是否达到 P 目标 = 截至该日的最新硬件实测值 vs P 目标 (仿真/台架点不算达标)。



今天比昨天 (每个 KR 取每天最后一个硬件实测值；绿 = 变好，红 = 变差，蓝 = 新出现)

KR	变化	指标	昨日 → 今日	V0 / V1 / V2 目标
KR7.1	变差	丢帧/迟到率 (%, 越小越好)	0 (10-14) → **0.0012**	0.1 / 0.1 / 0.1
KR7.2	变好	连续无故障: 软件链路 (假转, 无人值守) (h, 越大越好)	1 (10-14) → **8**	8 / 8 / 24
KR7.3	新出现	连续无故障: 整机实转 (有人值守) (h, 越大越好)	(无) → **1**	1 / 1 / 1

阶段出口清单 — V0 出口 (已打勾 8/8)

序号	状态	条目	关联项进度

1	☑	①2047 PL 切片上板通过	D2 (1/1)
2	☑	②主机实时推流 15 fps	D1 (1/1)
3	☑	③几何更正 + 镜像已核实	KR5.2 (1/1)
4	☑	④复位到亮起 ≤12 s、找板 ≤20 s	KR8.1;KR8.2;D13 (3/3)
5	☑	⑤无串口远程运维：遥测 + 升级失败自动回滚	D7;KR9.1;KR9.2 (3/3)
6	☑	⑥软件链路无人值守 ≥8 h	KR7.2 (1/1)
7	☑	⑦WiFi 端 12-bit 通路在 2047 上跑通	D15 (1/1)
8	☑	⑧内容 ≥2 + 一种交互	KR10.1;KR10.2 (2/2)

阶段出口清单 — V1 回板当天就绪 (已打勾 4/11)

序号	状态	条目	关联项进度
1	☐	①主控 1 期整合位流 (PL 切片 + 12-bit 上行，V3 引脚)	D10 (0/1)
2	☑	②桥 1 期 6 链 24 Hz 位流	D5 (1/1)
3	☑	③桥接收 + 1.2G PRBS 测试件	D4 (1/1)
4	☑	④1 期几何 LUT + 校准工具	D6 (1/1)
5	☐	⑤主控↔桥↔2260 联合仿真 0 错	D8 (0/1)
6	☐	⑥全链路系统仿真	D9 (0/1)
7	☐	⑦C1 台架逐像素 0 错	D11 (0/1)
8	☐	⑧整机回板点亮步骤 + 一键脚本	人工状态
9	☐	⑨硬件确认清单闭环：灯板 SDO→SDI 0Ω、CN3/CN6 n→n、R176–R181 等	人工状态
10	☐	⑩面板映射 4 项信息到位	人工状态
11	☑	⑪无串口运维可用	D7 (1/1)

风险表 (红 = 开，黄 = 监控，绿 = 关)

编号	状态	风险	影响	应对 / 退路	负责
R1	开	1.2G 可能过不了	DR1 无 SERDES，09-22 DR1↔DR1 1.2G 全死	退路 1.0G × 16 lane；V1 回板 PRBS 实测定	主会话+硬件
R2	监控	1 期 4,296 片/s 桥链路余量仅 0.40%	时钟偏差会丢帧	退路降到 22 Hz（用户定保持 24 Hz）	主会话
R3	开	灯板 SDO→SDI 0Ω 在 09-18 图上悬空	每块下半屏黑	硬件确认并补 0Ω	硬件
R4	开	2260 从未收到合法 ACK（疑物理通路）	1 期显示可能起不来	验证板一颗一组针对此问题，回板验证	硬件+主会话
R5	开	2 期 DDR 带宽：16 bit 余量约 11%，32 bit 像素超限	2 期 32 bit 像素带宽不够	B 线 T2 板 32 bit DDR + PL 读口 ≥200 MHz/分端口	硬件
R6	开	偶发慢读 133 µs > 30 Hz 片窗 110 µs	偶发迟到掉片	D16 预取缓冲 + 降争用	主会话
R7	监控	WiFi/主机负载造成延迟尾巴（10-13 晚 p99 334 ms）	延迟抖动超标	演示时停重任务；后续增量帧	主会话

R8	开	转子离心 68–136 g：FS03 0.5 mm 板对板、TF 卡	高速下接触不良/脱落	T2 板留 eMMC、打胶	硬件
R9	监控	D 盘 EIO（IP-guard 驱动）	构建/提交偶发失败	看门狗自动重挂 + 构建放 WSL 本地盘	主会话
R10	开	1 期面板映射缺 4 项信息	1 期桥表无法定稿	问硬件同事	硬件

每日流水 (daily_log.csv，按天倒序)

日期	类型	编号	内容	来源
2026-10-15	交付完成	KR7.2	8 h 无人值守长跑 9/9 通过 (重开轮 23:45-07:45; 判读 S1 行数口径误判已改为覆盖时长 fe53bde); V0 出口 ⑥ 达成 → V0 出口 8/8	progress/soak_v0/report.md
	测量	QoS	QoS (XMON DDR_S2 QOS_CONFIG=0x0F) 带载对照 (纯切片 30 Hz): 体素流+TCP 迟到 4.12% → 0.000%, CPU memcpy 300 MB/s 91.5% → 0.000%; 2047 32 bit@16.15 rps 完成率无改善 (86/71% vs 无 QoS 91/82%, 带宽上限); 测后寄存器已写回 0	~/qos_runs
	测量	D16b	4x4 分块上板 A/B: 体素流+TCP 迟到 现布局 5.34%/4.45% (漂移 0.89 pp) vs 分块 4.79%, 收益在漂移内 = 无效; 迟到角度随相位漂移, 非几何换行主导。按约定不合主线, 分支 task/d16b-tile 保留	dr1v90 task/d16b-tile 7936b7e
	决定	D19	用户定 V0/V1/V2 兼容 300-1200 rpm; 实转 583 rpm PL 只 8 fps (等整圈换帧) → D19 半圈换帧开做 (RTL+voxslice+假转扫速验收)	用户 10-15
	决定	D20	用户定流畅显示为一等要求 (V0/V1/V2); D20 阶段 1 流畅度指标+门槛+基线开做 (与 D19 并行)	用户 10-15
	分析	V1/V2	转速 300-1200 rpm 纸面预算: 300 rpm 体刷新仅 10 Hz (物理闪烁); V1 358 片只到 ~718 rpm, 1200 需降到 215 片; V2 605 片到 ~1060 rpm; 公共切片核需支持运行时换每圈片数 (见 budget/rpm_range_2026-10-15.md)	budget/rpm_range_2026-10-15.md
	交付完成	KR7.3	实转 1 h 无故障通过 (583 rpm, QoS 开机默认已上卡 7d301a6); V0 必须项全部达成	progress/realspin_v0/
	问题	D19	实转换帧仅 10.45/s (583 rpm 整圈换帧限制), 用户感觉卡; D19 半圈换帧 + D20 流畅度门槛处理	progress/realspin_v0/
2026-10-14	复验通过	D3	上行出口全量复验 45/0, 合主线	dr1v90 fdb4de6
	复验退回	D2	PL 切片上板: 与 CPU 逐字节一致、30 min 无停摆, 但内容帧率 4.2<15, 退回	scratchpad/v_pls4_board.log
	问题	D16	30 Hz 带载迟到+掉片 3.7% (空载 0.2% 来自旧 netguard), 归因测试中	project_ddr_budget_by_phase_1013
	问题	D16	纯切片带载约 21 min 停摆; 无负载浸泡 2×30 min 不停摆	project_ddr_budget_by_phase_1013
	决定	D13	用户定目标: 复位到亮起 ≤12 s, 找板 ≤20 s	project_short_term_delivery_1013
	问题	D2	找到 PL 切片器带载停摆根因: 零列描述符丢失 (公共核, 2260 也有) + pop 握手串片, 已修	dr1v90 task/pls-2047 debd3cd
	复验退回	D2	上板 60 min 带载 0 停摆、逐字节一致、late 0; 帧率 13.8 差 0.5 退回	scratchpad v_pls6_board.log
	复验通过	D2	2047 PL 实时切片上板全过: 60 min 带载 0 停摆, 帧率 15.0, 与 CPU 逐字节一致	dr1v90 task/pls-2047 782e9e3
	问题	D16	DDR 慢读根因: 每圈约 1/3 角度每取一列都换行, 两类 CPU 负载叠加越阈值 (0.002%→3%); 建议网格 4×4 分块	dr1v90 task/d16-ddr 539d303
	决定	—	用户定: 子 agent 并行 ≤5 (周额度); 跑完的 agent 关掉	feedback_save_weekly_quota
	里程碑	V0	V0 出口清单: PL 切片上板通过 (D2) 可打勾	dr1v90 task/pls-2047 782e9e3


	交付完成	D2	2047 PL 实时切片合进主线 (含公共核两处 bug 修复); D3 上行档位流需按新核重综合	dr1v90 2364e5c
	里程碑	D2	PL 硬件切片首次实转上屏 (650 rpm, 完成率 100%, CPU 82% 空闲), 用户确认与 CPU 切片无区别	用户在场实转
	决定	D18	用户定: 只保留 PL 切片, 固化开机流程, CPU 切片只留应急退路	用户 10-14
	交付完成	D18	开机默认 PL 切片合主线: 上电基础显示 → 推流显示推流 → 停推 5 min 回基础演示; CPU 只留应急退路	dr1v90 task/d18-pl-default d35c6d4
	决定	D13	用户定目标放宽: 亮起 ≤12.5 s / 找板 ≤21 s; V0 出口 ④ 达成	用户 10-14
	交付完成	D7	无串口远程运维合主线: 升级坏包 (含断网包) 自动回滚后板子能按名字找回; 网络守护不再造成切片迟到 (旧版每分钟 2061 次 → 0); V0 出口 ⑤ 达成	dr1v90 dee9be6
	根因	D15b	32 bit PL 全黑: 板端写 LUT 基址仍用 16 bit 布局偏移, PL 把网格当角度表读; 已修 308d1bb, 待上板	dr1v90 task/d15b-color-p2
	交付完成	D15	WiFi 端 12-bit 通路合主线: 32 bit 像素 PL/CPU 与 CPU 逐字节一致, 2047 上跑通; V0 出口 ⑦ 达成 (7/8)。已知限制: 32 bit 只到 10.83 rps (16.15 rps 时完成率 82-91%)	dr1v90 3a41eb7
	开始	KR7.2	8 h 无人值守长跑开跑 19:20 (假转黑屏, 主线 voxslice 0.6 + 卡上 PL 默认; 推 40 min/停 7 min 循环; 判据 S1-S9; 15 min 试跑 9/9)	dr1v90 26e69ec soak8h
	决定	D16	用户批准 QoS 寄存器写入 + 网格 4×4 分块 (D16b 开做, 离线); 长跑后在 2047 做对照	用户 10-14
	问题	KR7.2	长跑第 6 段企业 WiFi 踢线 ~5 s, 推流端 voxlive 不重连直接退出 (板端处理正确); 修: voxlive 断线自动重连 5cbe79f; 23:45 重开 8 h	dr1v90 5cbe79f
2026-10-13	交付完成	E6	按名字找板 (mDNS) 完成：无串口自重启后 34 s 按名字找到并 ssh 上	dr1v90 b0f6b5d
	交付完成	E7	纯切片 30 Hz 位流第一次上硅 D'0–D'3，尾部 late 0.2%，暂停 netguard 后 late/miss 为 0	dr1v90 71d006f / 473abcf
	交付完成	D1	主机实时推流完成：10 分钟 15.0 fps，NAK 0 / forced 0	dr1v90 596b191
	问题	D1	第一次上板端到端延迟 p50 114 ms 未过（停等发送），改发送流水线后降到 84.7 ms	dr1v90 60c619a / 596b191
	复验通过	D1	主会话新克隆独立复验离线+上板全过，合主线（延迟 p50 95 ms / p99 236.6 ms）	dr1v90 9bf16ad
	复验退回	D4	桥接收核对 12-bit 第一次复验 FAIL（新克隆无可执行位），退回	claude_memory/project_short_term_delivery_1013.md
	复验通过	D4	桥接收核对 12-bit 复验 PASS，合主线	dr1v90 6a373d3
	复验通过	D5	桥驱动 2260 1 期 6 链 24 Hz 12-bit 复验 ALL PASS，合主线	dr1v90 cdf49c6
	问题	D5	6 链 4296 片/s 能跑但余量仅 0.40%，瓶颈是桥→2260 链路；留 10% 需 ≤3921 片/s，待用户定	claude_memory/project_short_term_delivery_1013.md
	问题	D5	发现 10-10 验证板 profile 寄存器在 166.67 MHz 下超规格（GCLK 667>600），1 期表已改	claude_memory/project_short_term_delivery_1013.md
	复验通过	D6	几何 LUT 生成器逐字节复现 2047 s3lut，verify 22 PASS，合主线	dr1v90 44ed2cd
	复验退回	D7	转子运维首次复验 T5 偶发 FAIL，退回返工	claude_memory/project_short_term_delivery_1013.md
	复验通过	D14	10 类内容 + 手机网页遥控离线复验 ALL PASS，用户实转看过（尚未正式上板验收）	dr1v90 ffbfeeb
	复验通过	D2	2047 PL 切片离线复验 26/0，待上板（之后 9ba9af0 测试用例过时 26/27 待修）	claude_memory/project_short_term_delivery_1013.md


	复验退回	D12	延迟降低上板复验 FAIL：B1 翻页 14.39<15 fps，p99 225 ms，退回	claude_memory/project_short_term_delivery_1013.md
	问题	D12	第二次上板仍未过，根因晚间 WiFi 尾巴（p99 334 vs 白天 48 ms）；判据改为调度问题 0 + 网络晚到 ≤1%，明早主机空闲复测	dr1v90 764f81d
	复验退回	D13	启动提速上板 FAIL 11 项，但改进已装板保留（6 次重启正常），退回继续压启动时间	claude_memory/project_short_term_delivery_1013.md
	里程碑	D13	启动提速两轮后：复位→0° 片亮起 38.7→20.1→15.8 s，找板 34→30→25.6 s	dr1v90 task/d13-boot fdbb217
	问题	D13	第二步（bootdelay 0 / 精简 uInitrd）写启动文件被权限系统拒绝，需用户明早本人批准后执行	claude_memory/project_short_term_delivery_1013.md
	复验通过	D15	WiFi 端 32 bit 像素（X2R10G10B10）阶段 1 复验：黄金/PL 仿真一致，合主线	dr1v90 1995be8
	决定	D3;D4;D5	下午用户：2260 相关先暂停、先做共用部分（token 不够）；15:00 又改为多开并行恢复 2260	claude_memory/project_short_term_delivery_1013.md
	决定		软件三期：0 期 2047 屏（现在）/ 1 期 2260 验证板 160×180（预计 11-10 回板）/ 2 期 192×216 目标板；1 期目标 24 Hz / 358 片 / 6 链	claude_memory/project_sw_three_phases_1013.md
	里程碑		硬件 1 期验证板预计 2026-11-10 回板（初步交期，可能变），回板前软件能做的都前置	claude_memory/project_sw_three_phases_1013.md
	决定		架构切分：PL 切片器及之前为各期共用的公共部分，屏幕显示为可替换后端，两者之间用实时按角度片流接口	claude_memory/project_arch_common_front_display_backend.md
	决定	D3	用户定：2 期上行 1.2G；1 期保持 24 Hz（358 片，桥链路余量 0.40%）不降档	claude_memory/project_short_term_delivery_1013.md
	决定	D11	傍晚用户：杜邦线跑不了 1.2G，1.2G 实测等 V1 回板；C1 台架只做 ≤300M 低速功能档	claude_memory/project_short_term_delivery_1013.md
	决定	D12;D13;D14	19:00 用户：V0 可见的先插队、V1 接着做，新派 D12 延迟降低 / D13 启动提速 / D14 内容与手机控制	claude_memory/project_short_term_delivery_1013.md
	决定	D13	21:10 用户定 D13 目标：复位到 0° 片亮起 ≤12 s，找板 ≤20 s（看板 KR8.1 已改）	claude_memory/project_short_term_delivery_1013.md
	决定	D15;D16	用户选 12-bit 方案 A：WiFi 端传高位宽、像素位宽 16/32 bit 可配（D15）；DDR 做到极限 A 线（D16），B 线并入 T2 硬件	claude_memory/project_short_term_delivery_1013.md
	决定	KR5.2	用户实转核实：2047 旧表镜像，已更正为新表 0decad54	dr1v90 49031f6
	问题	D7	D7 上板补测会装/还原 autorun，冲掉 D13 补丁，须排在 D13 定稿合并之后；夜间板子排程 D12→D13→D2→D7→8 h 长跑	claude_memory/project_short_term_delivery_1013.md
	里程碑		显性目的进度看板第一版建立：10 个显性目的 + KR 趋势 + 燃起图 + 里程碑趋势	claude_memory/project_progress_dashboard.md


现状 (10 个显性目的: ✅ 达成当前期目标 8 • 🔄 进行中 / 未达标 1 • ⏸ 无数据 / 未开始 1 • ❌ 退步 / 阻塞 0)


#	显性目的	状态	KR	单位	最新	日期/阶段	V0	V1	V2	KR	距 V2 达成
1	**画面能实时变化** 数据通路	✅	KR1.1 内容刷新率 (假转, 管线能力)	fps	15	10-14 V0 2047	15	12	15	✅	100%
			KR1.2 端到端延迟 p50	ms	95	10-13 V0 2047	100	70	70	✅	74%
			KR1.7 端到端延迟抖动 p99	ms	236.6	10-13 V0 2047	250	120	120	✅	51%
			KR1.3 WiFi 可用带宽	Mbit/s	160	10-12 V0 2047	10	62	62	✅	100%
			KR1.4 主机出帧耗时 p99	ms	22	10-13 V0 2047	50	50	50	✅	100%
			KR1.5 板上切片耗时 (每帧)	ms	17.3	10-13 V0 2047	55			✅	
			KR1.6 内容刷新率 (实转上屏)	fps	10.8	10-12 V0 2047	10.8	12	15	✅	72%
2	**体帧率达到 30 Hz** 显示优化	✅	KR2.1 体帧率	Hz	21.7	10-12 V0 2047	21.7	24	30	✅	72%
3	**画面更清晰** 显示优化	✅	KR3.1 每面像素数	px	28800	10-12 V0 2047	28800	28800	41472	✅	69%
			KR3.2 每圈片数	片	142	10-12 V0 2047	142	358	605	✅	23%
4	**颜色更丰富** 显示优化	⏸	KR4.1 色深	bit/通道	3	10-12 V0 2047	3	12	12	✅	25%
			KR4.2 链路色深 12-bit 已验证 (1=是)	是/否	1	10-13 仿真	1	1	1	⏸	100%
5	**立体像不变形、两面对齐、无重影** 几何	✅	KR5.1 几何 LUT 复现正确 (1=逐字节复现)	是/否	1	10-13 V0 2047	1	1	1	✅	100%
			KR5.2 左右镜像已核实 (1=已核)	是/否	1	10-13 V0 2047	1	1	1	✅	100%
6	**亮度合适、停转不伤眼** 显示优化	✅	KR6.1 停转自动低亮 (1=有)	是/否	1	10-12 V0 2047	1	1	1	✅	100%
7	**长时间稳定** 稳定	✅	KR7.1 丢帧/迟到率	%	0.0012	10-15 V0 2047	0.1	0.1	0.1	✅	100%
			KR7.2 连续无故障: 软件链路 (假转, 无人值守)	h	8	10-15 V0 2047	8	8	24	✅	33%
			KR7.3 连续无故障: 整机实转 (有人值守)	h	1	10-15 V0 2047	1	1	1	✅	100%
8	**上电即用** 运维	🔄	KR8.1 上电到 0° 片亮起 (停转)	s	12.4	10-14 V0 2047	12.5	12.5	12.5	✅	100%
			KR8.4 上电到转稳全亮	s	26	10-12 V0 2047				🔄	
			KR8.2 按名字找到板子	s	19.8	10-14 V0 2047	21	21	21	✅	100%
			KR8.3 需要串口 (1=需要)	是/否	0	10-12 V0 2047	0	0	0	✅	100%
9	**转起来能看状态、能远程升级** 运维	✅	KR9.1 转子遥测可用 (1=可用)	是/否	1	10-14 V0 2047	1	1	1	✅	100%
			KR9.2 远程升级失败自动回滚 (1=有)	是/否	1	10-14 V0 2047	1	1	1	✅	100%
10	**能放更多内容** 内容	✅	KR10.1 可实时播放内容数	个	10	10-13 V0 2047	2	5	10	✅	100%
			KR10.2 交互方式数	种	1	10-13 V0 2047	1	2	2	✅	50%


指标趋势 (蓝 = 硬件实测，橙 = 仿真/台架，虚线 = 目标)






























KR3.2 每圈片数 (片)
800
600
400
200
0
07-28
08-16
09-05
09-24
10-13
实测
仿真/台架
V2 目标
V1 目标
V0 目标



KR4.1 色深 (bit/通道)
15
10
5
0
07-28
08-16
09-05
09-24
10-13
实测
仿真/台架
V1/V2 目标
V0 目标



KR4.2 链路色深 12-bit 已验证 (1=是) (是/否)
3
2
1
0
10-12
10-13
10-14
仿真/台架
V0/V1/V2 目标



KR5.1 几何 LUT 复现正确 (1=逐字节复现) (是/否)
3
2
1
0
08-04
08-22
09-08
09-25
10-13
实测
V0/V1/V2 目标



KR5.2 左右镜像已核实 (1=已核) (是/否)
3
2
1
0
10-12
10-13
10-14
实测
V0/V1/V2 目标



KR6.1 停转自动低亮 (1=有) (是/否)
3
2
1
0
10-11
10-12
10-13
实测
V0/V1/V2 目标



KR7.1 丢帧/迟到率 (%)
0.15
0.1
0.05
0
10-13
10-14
10-15
实测
仿真/台架
V0/V1/V2 目标


KR7.2 连续无故障: 软件链路 (假转, 无人值守) (h)
60
40
20
0
10-12
10-13
10-14
10-15
实测
仿真/台架
V2 目标
V0/V1 目标



KR7.3 连续无故障: 整机实转 (有人值守) (h)
3
2
1
0
10-14
10-15
10-16
实测
V0/V1/V2 目标



KR8.1 上电到 0° 片亮起 (停转) (s)
17
16
15
14
13
12
10-13
10-14
实测
V0/V1/V2 目标



KR8.4 上电到转稳全亮 (s)
28
27
26
25
10-11
10-12
10-13
实测



KR8.2 按名字找到板子 (s)
26
24
22
20
18
10-13
10-14
实测
V0/V1/V2 目标


KR8.3 需要串口 (1=需要) (是/否)
3
2
1
0
10-11
10-12
10-13
实测
V0/V1/V2 目标



KR9.1 转子遥测可用 (1=可用) (是/否)
1.5
1
0.5
0
10-13
10-14
实测
V0/V1/V2 目标



KR9.2 远程升级失败自动回滚 (1=有) (是/否)
1.5
1
0.5
0
10-13
10-14
实测
V0/V1/V2 目标


KR10.1 可实时播放内容数 (个)
12.5
10
7.5
5
2.5
0
10-12
10-13
10-14
实测
仿真/台架
V2 目标
V1 目标
V0 目标


KR10.2 交互方式数 (种)
2.5
2
1.5
1
10-12
10-13
10-14
实测
仿真/台架
V1/V2 目标
V0 目标

燃起图 (交付总数 vs 完成数) 与里程碑趋势





里程碑	评审 10-13
V0 公共部分完成	10-17
1 期链路离线全通	10-22
C1 台架彩排	10-24
验证板 PCB 回板	11-10
1 期点亮出图	11-12
1 期转起来 24 Hz	11-17

交付清单

id	名称	goal	期	计划	完成	状态	分支/提交
E1	ARM 主控 WiFi 点对点实测 ≥160 Mbit/s	1	公共	10-12	10-12	☑	~/pov_work/wifibw/2026-10-12_p2p (project_m90_wifi_p2p_1012)
E2	3-bit 屏 CPU 板上切片上屏	1;3	公共	10-12	10-12	☑	dr1v90 6ead419
E3	开机自动演示 + 转速门控	8;10	公共	10-12	10-12	☑	dr1v90 3bc5736
E4	停转低亮 0° 片	6	公共	10-12	10-12	☑	dr1v90 3bc5736 (7a8c402)
E5	开机自连 WiFi	8;9	公共	10-12	10-12	☑	dr1v90 30d82f9

E6	按名字找板 (mDNS)	8;9	公共	10-13	10-13	✅	dr1v90 b0f6b5d
E7	纯切片 30 Hz 位流上硅 D'0–D'3	2;3	公共	10-13	10-13	✅	dr1v90 71d006f / 473abcf
D1	主机实时推流	1;10	公共	10-14	10-13	✅	task/live-push-2047 → 主线 9bf16ad
D2	2047 PL 切片实时片流	1;2;3	公共	10-16	10-14	✅	合主线 2364e5c (782e9e3; M1 解冲突 + 回归, 主会话复核)
D3	上行出口 12-bit (2 期加 1.2G)	2;3;4	2260	10-16	10-14	✅	合主线 fdb4de6 (a2923dd 全量复验 45/0)
D4	桥侧接收核对 12-bit	2;4	2260	10-16	10-13	✅	合主线 6a373d3
D5	桥驱动 2260 1 期 6 链 24 Hz 12-bit	2;3;4	2260	10-17	10-13	✅	task/bridge-2260-p1 → 主线 cdf49c6
D6	几何 LUT + 转起来校准	5	公共	10-15	10-13	✅	task/geo-lut-p1 → 主线 44ed2cd；改 358 片 a9fc48c
D7	转子运维 (netguard-lite / 遥测 / 远程升级)	7;9	公共	10-17	10-14	✅	合主线 dee9be6 (D7/D7b/D7c; 新克隆上板 V3N 连续 3 次 11/11 + V2 12/12, 离线回归 84 过)
D8	主控↔桥联合仿真	2;4;7	2260	10-20		⏸	待派 (D3+D4+D5 后)
D9	全链路系统仿真 (主机→2260 模型)	1;2;7	2260	10-22		⏸	待派
D10	1 期主控整合位流	2;3	2260	10-22		⏸	待派
D11	C1 台架彩排 + 1.2G 误码测试	2;4;7	2260	10-24		⏸	待派 (需用户接线一次)
D12	延迟降低 (相位对齐) + 帧率跟转速	1	公共	10-15		🔄	764f81d; 晚间 WiFi 差未过, 主机空闲时主会话复测
D13	启动提速 + 启动屏显 (含原 backlog B1)	8	公共	10-16	10-14	✅	随 D18 合主线; 第二步已装卡 (uboot.env+精简 uInitrd), 亮起 12.4 s / 找板 ≤20.9 s
D14	更多内容 + 手机网页控制	10	公共	10-16		🔄	离线过 + 用户实转看过 (ffbfeeb); 未合
D15	WiFi 端 12-bit 色深通路 (像素位宽 16/32 可配)	4	公共	10-17	10-14	✅	阶段 1 1995be8 + 阶段 2 合主线 3a41eb7 (上板: 32/16 bit PL==CPU 逐字节; 32 bit 推流 PL @10.83 rps 完成率 100%; 回归 0808333)
D16	16 bit DDR 做到极限 (A 线: 慢读定位/分端口/预取缓冲/兜底)	7;2	公共	10-17	10-15	✅	QoS 开机默认合主线 7d301a6 (带载迟到 4.1%→0, memcpy 91.5%→0); 4x4 分块 A/B 无收益未合 (task/d16b-tile 保留)
V2-1	T2 自研 SoC 板 (32 bit DDR + PL 读带宽)	7;4	2期			⏸	10-13 主会话规划

V2-2	2 期上行 1.2G 实测	2;3	2期			⏸	10-13 主会话规划
V2-3	2 期 192×216 面板映射	3	2期			⏸	10-13 主会话规划
V2-4	2 期 30 Hz 整机上转子	2	2期			⏸	10-13 主会话规划
D18	开机默认 PL 切片 (含合入 D13), CPU 切片只留退路	8;7	公共	10-16	10-14	☑	合主线 (d35c6d4; 离线 15/15 + 上板 32/32)