

CHIPONE

集创北方

ICND2047

(具有开路检测的 16 路双缓存恒流输出 LED 驱动芯片)

概述

ICND2047 是一款专为 LED 显示屏设计的驱动 IC，采用 16 路恒流灌电流输出。ICND2047 采用低转折电压设计，可以有效节能，可选用不同的外挂电阻对输出级电流大小进行调节，精确控制 LED 的发光亮度。ICND2047 内部采用了电流精确控制技术，可使片间误差低于 $\pm 2.0\%$ ，通道间误差低于 $\pm 2.0\%$ 。

ICND2047 在显示过程中($\overline{OE}=0$)会缓存 16bit 显示数据，所以系统在 ICND2047 显示的过程中可以再继续存入 16bit 串行数据，相比通用恒流源芯片，刷新率可以提高 50%以上。

ICND2047 内嵌两组寄存器配置，在下鬼隐消除功能基础上有效改善低灰偏色，麻点，第一行偏暗等问题。内部集成 4 位电流增益调节。

ICND2047 集成了开路检测功能，有效去除因开路灯珠导致的开路十字架。

ICND2047 在原 ICND2046 的基础上加入双沿触发功能。


ICND2047 与普通双缓存芯片显示时序基本相同。加入开路检测功能，在开启开路检测工作模式时，需要通过不同的 LE 长度锁存来判断是否为当前扫描行数。加入双沿触发功能，可以实现上升沿和下降沿均采集数据，降低系统时钟频率，提供带载能力。

特性

- ✧ 16 路恒流灌电流输出
- ✧ 输出电流设定范围：
 - 0.5~45mA@ $V_{DD}=5.0V$
 - 0.5~35mA@ $V_{DD}=4.2V$
 - 0.5~25mA@ $V_{DD}=3.3V$
- ✧ 电流精度
 - 通道间： $\pm 0.7\%$ (典型值) $\pm 2.0\%$ (最大值)
 - 芯片间： $\pm 1.1\%$ (典型值) $\pm 2.0\%$ (最大值)
- ✧ 快速输出电流响应 $\overline{OE}$ (最小值)：40ns@ $V_{DD}=5V$
- ✧ 4 位电流增益调节：25%~100%
- ✧ I/O 施密特触发器触发输入


- ✧ 数据传输频率： $f_{MAX}=25MHz$
- ✧ 芯片工作电压： $V_{DD}=3.3\sim 5.5V$
- ✧ 工作温度范围： $-40\sim 85^{\circ}C$
- ✧ DCLK 双沿触发
- ✧ 消除下鬼隐
- ✧ 开路检测及去除开路十字架
- ✧ 集成双缓存，刷新率比通用恒流芯片提高 50%以上
- ✧ 通道内集成双向钳位保护电路，能够有效减少灯珠的损坏
- ✧ 有效解决低灰色块，偏色，麻点，第一行偏暗
- ✧ 具有极佳的抗干扰能力和低灰度效果

封装




引脚说明

SSOP24-P-150-0.635




ICND2047AP(SSOP24)		
管脚编号	管脚名称	功能说明
1	GND	接地端
2	SIN	串行数据输入端
3	CLK	时钟信号输入端
4	LE	数据与指令的锁存端，不同的 LE 长度代表不同指令
5~20	$\overline{OUT0} \sim \overline{OUT15}$	恒流灌电流输出端
21	$\overline{OE}$	使能信号输入端 $\overline{OE}$ 高电平时，关断 $\overline{OUT0} \sim \overline{OUT15}$ $\overline{OE}$ 低电平时，打开 $\overline{OUT0} \sim \overline{OUT15}$
22	SOUT	串行数据输出端
23	REXT	外挂电阻输入端，可调节输出端恒流值
24	VDD	电源输入端

ICND2047 框图




I/O 等效电路


1. CLK, SIN




2. OE



3. LE



4. SOUT



最大工作范围 (Ta=25℃)

特 性		符号	额定值	单位
电源电压		V_{DD}	0~7.0	V
输出电流		I_O	45	mA
输入电压		V_{IN}	-0.4~ $V_{DD}+0.4$	V
输出耐受电压		V_{OUT}	10	V
时钟频率		F_{CLK}	25	MHz
消耗功耗 (4 层印刷电路板上, 25℃)	SSOP24	P_D	1.98	W
热阻抗	SSOP24	$R_{th(j-a)}$	64	℃/W
工作温度		T_{opr}	-40 ~ 85	℃
存储温度		T_{stg}	-55 ~ 150	℃

真值表

CLK	LE	$\overline{OE}$	SIN	$\overline{OUT0} \dots \overline{OUT7} \dots \overline{OUT15}$	SOUT
	H	L	D_n	$D_n \dots D_{n-7} \dots D_{n-15}$	D_{n-15}
	L	L	D_{n+1}	无变化	D_{n-14}
	H	L	D_{n+2}	$D_{n+2} \dots D_{n-5} \dots D_{n-13}$	D_{n-13}

直流特性 (Ta=-40℃~85℃, 如不另外说明)

特 性	符号	测试条件	最小值	典型值	最大值	单位
电源电压	V_{DD}	-	3.3	5	6.0	V
ON 时的输出电压	$V_{O(ON)}$	$\overline{OUTn}$	0.6	-	4	V
高电平逻辑输入电压	V_{IH}	-	$0.7 \times V_{DD}$	-	-	V
低电平逻辑输入电压	V_{IL}	-	-	-	$0.3 \times V_{DD}$	V
SOUT 高电平输出电流	I_{OH}	$V_{DD}=5V$	-	-	-1	mA
SOUT 低电平输出电流	I_{OL}	$V_{DD}=5V$	-	-	1	mA
恒流输出	I_O	$\overline{OUTn}$	0.5	-	45	mA

电气特性

(V_{DD}=5.0V, T_a=25℃, 如不另外说明)

特 性	符号	测试 电路	测试条件	最小值	典型值	最大值	单位
高电平逻辑输出电压	V _{OH}	1	I _{OH} =-1mA, SOUT	V _{DD} -0.4	-	V _{DD}	V
低电平逻辑输出电压	V _{OL}	1	I _{OH} =+1mA, SOUT	-	-	0.4	V
高电平逻辑输入电流	I _{IH}	2	V _{IN} =V _{DD} , $\overline{OE}$, SIN, CLK	-	-	1	μA
低电平逻辑输入电流	I _{IL}	3	V _{IN} =GND, LE, SIN, CLK	-	-	-1	μA
电源电流	I _{DD1}	4	R _{ext} =未接, OUT off	-	2.1		mA
	I _{DD2}	4	R _{ext} =1.24KΩ, OUT off	-	6.5		mA
	I _{DD3}	4	R _{ext} =10KΩ, OUT off	-	2.9		mA
	I _{DD4}	4	R _{ext} =1.24KΩ, OUT on	-	3.8		mA
	I _{DD5}	4	R _{ext} =10KΩ, OUT on	-	3.1		mA
恒流输出	I _{O1}	5	V _{DD} =5.0V, V _O =1.0V, R _{EXT} =1.24kΩ	-	15	-	mA
	I _{O2}	5	V _{DD} =5.0V, V _O =1.0V, R _{EXT} =615Ω	-	30	-	mA
恒流误差	ΔI _O	5	V _{DD} =5.0V, V _O =1.0V, R _{EXT} =1.24 kΩ, $\overline{OUT0} \sim \overline{OUT15}$	-	±0.15	±0.37	mA
恒流电源电压调节	%V _{DD}	5	V _{DD} =4.5~5.5V, V _O =1.0V, R _{EXT} =1.24 kΩ, $\overline{OUT0} \sim \overline{OUT15}$	-	±1.0	-	%/V
恒流输出电压调节	%V _{OUT}	5	V _{DD} =5.0V, V _O =1.0~3.0V, R _{EXT} =1.24 kΩ, $\overline{OUT0} \sim \overline{OUT15}$	-	±1.0	-	%/V

(V_{DD}=3.3V, T_a=25℃, 如不另外说明)

特 性	符号	测试 电路	测试条件	最小值	典型值	最大值	单位
高电平逻辑输出电压	V _{OH}	1	I _{OH} =-1mA, SOUT	V _{DD} -0.4	-	V _{DD}	V
低电平逻辑输出电压	V _{OL}	1	I _{OH} =+1mA, SOUT	-	-	0.4	V
高电平逻辑输入电流	I _{IH}	2	V _{IN} =V _{DD} , $\overline{OE}$, SIN, CLK	-	-	1	μA
低电平逻辑输入电流	I _{IL}	3	V _{IN} =GND, LE, SIN, CLK	-	-	-1	μA
电源电流	I _{DD1}	4	R _{ext} =未接, OUT off	-	2.3	-	mA
	I _{DD2}	4	R _{ext} =1.24KΩ, OUT off	-	6.7	-	mA
	I _{DD3}	4	R _{ext} =10KΩ, OUT off	-	3.1	-	mA
	I _{DD4}	4	R _{ext} =1.24KΩ, OUT on	-	4.0	-	mA
	I _{DD5}	4	R _{ext} =10KΩ, OUT on	-	3.3	-	mA
恒流输出	I _{O1}	5	V _{DD} =3.3V, V _O =1.0V, R _{EXT} =1.24kΩ	-	15	-	mA
恒流误差	ΔI _O	5	V _{DD} =3.3V, V _O =1.0V, R _{EXT} =1.24kΩ, $\overline{OUT0} \sim \overline{OUT15}$	-	±0.15	±0.37	mA
恒流电源电压调节	%V _{DD}	5	V _{DD} =3.0~3.6V, V _O =1.0V, R _{EXT} =1.24 kΩ, $\overline{OUT0} \sim \overline{OUT15}$	-	±1.0	-	%/V
恒流输出电压调节	%V _{OUT}	5	V _{DD} =3.3V, V _O =1.0~2.0V, R _{EXT} =1.24 kΩ, $\overline{OUT0} \sim \overline{OUT15}$	-	±1.0	-	%/V

动态特性

($V_{DD}=5.0V$, $T_a=25^{\circ}C$, 如不另外说明)


特 性	符号	测试电路	测试条件	最小值	典型值	最大值	单位
传输延迟 时间	$\overline{OE}-\overline{OUT0}$	t_{PLH3}	6	LE=H	-	35	ns
	$\overline{OE}-\overline{OUT1}$	t_{PHL3}	6	LE=H	-	38	
	CLK-SOUT	t_{PHL2}	6	-	-	17	
输出端上升时间	t_{or}	6	电压波形的 10~90%	-	27		
输出端下降时间	t_{of}	6	电压波形的 90~10%	-	19		
串行数据传输频率	F_{CLK}	6	-	-	-	25	MHz
时钟脉冲宽度	t_{wCLK}	6	SCK=H 或者 L	20	-	-	ns
锁存脉冲宽度	t_{wLE}	6	LE=H	20	-	-	ns
使能脉冲宽度	t_{wOE}	6	$\overline{OE}=H$ 或者 L, $R_{EXT}=890\Omega$	40	-	-	ns
保持时间	t_{HOLD1}	6	-	5	-	-	ns
	t_{HOLD2}	6	-	5	-	-	ns
建立时间	t_{SETUP1}	6	-	5	-	-	ns
	t_{SETUP2}	6	-	5	-	-	ns
最大时钟上升时间	t_r	6	-	-	-	500	ns
最大时钟下降时间	t_f	6	-	-	-	500	ns

($V_{DD}=3.3V$, $T_a=25^{\circ}C$, 如不另外说明)


特 性	符号	测试电路	测试条件	最小值	典型值	最大值	单位
传输延迟 时间	$\overline{OE}-\overline{OUT0}$	t_{PLH3}	6	LE=H	-	38	ns
	$\overline{OE}-\overline{OUT1}$	t_{PHL3}	6	LE=H	-	41	
	CLK-SOUT	t_{PHL2}	6	-	-	20	
输出端上升时间	t_{or}	6	电压波形的 10~90%	-	30	-	
输出端下降时间	t_{of}	6	电压波形的 90~10%	-	22	-	
串行数据传输频率	F_{CLK}	6	-	-	-	25	MHz
时钟脉冲宽度	t_{wCLK}	6	SCK=H 或者 L	20	-	-	ns
锁存脉冲宽度	t_{wLE}	6	LE=H	20	-	-	ns
使能脉冲宽度	t_{wOE}	6	$\overline{OE}=H$ 或者 L, $R_{EXT}=890\Omega$	40	-	-	ns
保持时间	t_{HOLD1}	6	-	5	-	-	ns
	t_{HOLD2}	6	-	5	-	-	ns
建立时间	t_{SETUP1}	6	-	5	-	-	ns
	t_{SETUP2}	6	-	5	-	-	ns
最大时钟上升时间	t_r	6	-	-	-	500	ns
最大时钟下降时间	t_f	6	-	-	-	500	ns

测试电路


测试电路 1：高电平逻辑输出电压/低电平逻辑输出电压




测试电路 2：高电平逻辑输入电流/下拉电阻




测试电路 3：低电平逻辑输入电流/上拉电阻




测试电路 4：电源电流



测试电路 5：恒流输出/输出 OFF 漏电流/恒流误差 恒流电源电压调节/恒流输出电压调节




测试电路 6：开关特性




时序波形


1. CLK, SIN, SOUT




2. CLK, SIN, LE, $\overline{OE}$, $\overline{OUT0}$



3. $\overline{OUT0}$




时序图



备注:当 LE 引脚设定为 L,锁存电路保持数据;当 LE 引脚设定为 H,则锁存电路不保持数据,数据直接输出。当 $\overline{OE}$ 引脚为 L 时, $\overline{OUT0}$ 到 $\overline{OUT15}$ 输出引脚将变为 ON 和 OFF 以响应数据;设定 $\overline{OE}$ 引脚为 H,不论数据如何,所有输出引脚将为 OFF。当 $\overline{OE}$ 引脚为 L 时,可以传送数据并锁存数据。

ICND2047 提高刷新率的原理


通用恒流源驱动芯片数据传送及数据显示时序图



通用恒流芯片在数据传输及数据显示如上图所示，数据传输及数据显示利用率低的原因：

1. 当显示一个高位数据的时候，数据显示的时间可能会比数据传输的时间大得多，在数据显示多余的时间内不能进行数据传输。
2. 当显示一个低位数据的时候，数据显示的时间可能会比数据传输的时间小得多，在数据传输多余的时间内不能进行数据显示。

ICND2047 数据传送及数据显示时序图



ICND2047 数据传送及数据显示时序见上图所示，data(A)和 data(C)为高位数据，data(B)和 data(D)低位数据。将显示数据高低位按时间进行组合，使显示高位数据多余时间可以利用起来进行数据传输，或者说利用传数据的时间来进行高位的显示，将传数据和显示数据完美的配合起来，可以有效的提高显示刷新率，基本步骤如下：

1. 当 data(A)传送完成后，在 LE 上产生一个 latch 信号，锁存 data(A)
2. 完成 data(A) 锁存后， $\overline{OE}$ 由 1 ~ >0，寄存 data(A)并显示 data(A)
3. 在显示 data(A)的同时，对 data(B)进行传送
4. data(B)传送完成后，由 LE 产生 latch 信号，锁存 data(B)，并接着传送 data(C)
5. 完成 data(A)的显示后，寄存 data(B)并显示 data(B)
6. 完成 data(C)的传送，完成 data(B)的显示
7. 寄存 data(C)和传送 data(D)，(同步骤 1)

指令定义与配置寄存器


芯片包含一个简单的 16bit 移位寄存器，灰度值和配置值都会锁存到移位寄存器里面（先传输到芯片的数据为寄存器高位）。通过计数 LE 信号的长度来解析控制命令，不同的 LE 长度表示不同的命令。下表列出了所有命令及其释义。

指令定义

指令名称	LE	指令描述
Reset	0	芯片进行寄存器复位，恢复寄存器默认值。（新版芯片要求 LE 必须包含 CLK 上升沿）
DATA_LATCH	3	普通数据锁存，行数无变化
	4	换行数据锁存，行数+1
	5	首行数据锁存。
--	4~10	Reserved
WR_REG1	11	写配置寄存器 1
WR_REG2	12	写配置寄存器 2

备注：ICND2047 为双沿触发，故 LE 的长度是指当 LE 为高电平时，CLK 的上升沿及下降沿个数。

开路检测



- 1 发送 REG1<10:7>=4'h0000; //将电流增益变为 25%
发送 REG2<12:11>=2'h00; //初始化开路检测状态
发送 REG2<12:11>=2'h01; //执行开路检测
- 2 行扫信号切换到首行，连续发送 N+1 个 OE 开启信号（N 为扫描数），建议 OE 打开时间大于 200uS;
行控制信号随对应行变化，最后一个 OE，行扫信号循环到第一行。
- 3 开路检测在最后一个 OE 开启信号内，发送 5 个 CLK 长度的 LE 作为结束指示信号。
- 4 恢复 REG1 原配置值； //将电流增益恢复
发送 REG2 <12:11>=2'h11; //开路检测数据启用

说明:

正常显示下，首行显示需要使用 5 个 CLK 上升沿和下降沿长度 LE，其余行非换行数据使用 3 个 CLK 上升沿和下降沿长度 LE，换行数据使用 4 个 CLK 上升沿和下降沿长度 LE。例如采用 2bit 信号换行时，LE 按照 5,3,4,3,4,3... 顺序发送。

寄存器**寄存器 1**

Bit (R1)	Name	Default	Description
15:11	R_UP	5'h1f	白平衡修调寄存器，上拉电位： $VR_UP = VDD - 3.25V + \langle 15:11 \rangle * 0.0855V$
10:7	R_IGAIN	4'hf	电流增益选择：25%~100% 0000~0110: $IOUT = IOUT * (25\% + \langle 10:7 \rangle * 3.125\%)$ 0111~1111: $IOUT = IOUT * (50\% + (\langle 10:7 \rangle - 7) * 6.25\%)$
6:4	R_V0P3	3'h7	恒流源拐点基础电压选择： $V0P3 = 0.19V + \langle 6:4 \rangle * 0.03V$
3:0	Reserved	4'h0	--


寄存器 2

Bit (R2)	Name	Default	Description
15:13	Reserved	--	-
12: 11	OPEN_D	2'h0	开路检测使能 2'h10, 2'h00: 开路检测关闭 2'h01: 进行开路检测, 刷新数据 2'h11: 开路检测数据启用
10:9	Reserved	2'h0	-
8	R_UPCTRL	1'h0	消影电路使能信号选择 0: 程序控制消影(换行时消影) 1: 寄存器 ROUT2<3>控制上拉
7	R_FALL_TIME	1'h0	通道输出下降沿时间选择 0: 35ns 1: 55ns
6	R_LATCH	1'h0	--
5	R_UPCH	1'h0	0: 消影功能的上拉、下拉同时起作用 1: 消影功能上拉、下拉独立。无数据时只上拉, 无下拉通路; 有数据时, 上下拉同时起作用
4	R_EN_AM	1'h0	内部调试使用
3	ROUT2<3>	1'h0	当寄存器 R_UPCTRL=1 时: 0: 关闭消影功能 1: 寄存器 R_UP 控制消影
2	Reserved	1'h0	--
1:0	R_OE<1:0>	2'h0	OE 展宽宽度选择 00: 0ns 01: 10ns 11: 20ns

ICND2047 消影电路时序

ICND2047 消影电路与 ICND2038S 一致。(Reg2 bit [8] = 0 时)

芯片消影时间(T_{ghost})之定义如下图所示, 在 $\overline{OE}$ 信号为高时, 锁存信号(LE)上升沿到使能信号($\overline{OE}$)下降沿区间为消影时间。



消隐寄存器配置

消隐寄存器需配置的 reg2 bit [8] / bit [5] / bit [3]

普通模式对应的寄存器默认值为:

R: reg2 bit [8/5/3] = 010

G: reg2 bit [8/5/3] = 010

B: reg2 bit [8/5/3] = 010

增强模式对应的寄存器默认值为:

R: reg2 bit [8/5/3] = 111



G: reg2 bit [8/5/3] = 111

B: reg2 bit [8/5/3] = 111

应用信息

ICND2047采用了精确电流驱动控制技术，同一芯片的不同通道间，不同芯片之间的电流差异极小。

- 1) 通道间电流差异 $<\pm 2.0\%$ ，芯片间的电流差异 $<\pm 2.0\%$ 。
- 2) 具有不受负载端电压影响的电流输出特性，如下图所示。输出电流将不随LED 正向电压 V_F 的变化而变化。




调节输出电流

ICND2047通过外接电阻 R_{EXT} 来调节输出电流 (I_{OUT}), 计算公式为:

$$V_{R-EXT}=1.232V;$$

$$I_{OUT}=(V_{R-EXT}/R_{EXT})\times 15 \text{ (Gain=100\%)}$$




封装体散热功率

封装体的最大散热功率 P_{D-MAX} ,由公式: $P_{D-MAX}=(T_J-T_A)/R_{th(j-a)}$ 计算所得。当ICND2047的16个通道全部打开时, ICND2047的工作功耗 $P_{D-OP}=(I_{DD}\times V_{DD})+(I_{OUT}\times Duty\times V_{DS}\times 16)$ 。为确保 $P_{D-OP}\leq P_{D-MAX}$,可输出的最大电流 $I_{OUT-MAX}$ 和Duty Cycle要满足以下关系:


$$I_{OUT-MAX}=\frac{\frac{T_J-T_A}{R_{th-j-a}}-(I_{DD}\times V_{DD})}{V_{DS}\times Duty\times 16}$$

封装	$R_{th-j-a}(^{\circ}C/W)$	$P_{D-MAX}(W)$ $T_a=25^{\circ}C$
SSOP24	64	1.98



负载端供用电压 (V_{DD})


为使封装体散热能力达到优化, 建议输出端电压 (V_{DS}) 的最佳操作范围是 $0.4V \sim 1.0V$ 。如果 $V_{DS} = V_{LED} - V_F$ 且 $V_{LED} = 5V$ 时, 此时过高的输出端电压 (V_{DS}) 可能会导致 $P_D (act) > P_D (max)$; 在此状况, 建议尽可能使用较低的 V_{LED} 电压供用, 也可用外串电阻或齐纳二极管当做 V_{DROP} 。此导致 $V_{DS} = (V_{LED} - V_F) - V_{DROP}$, 达到降低输入电压 (V_{DS}) 值效果。外串电阻或齐纳二极管的应用图可参阅下图。



封装尺寸

SSOP24-P-150-0.635

SSOP24 (150mil) PACKAGE OUTLINE DIMENSIONS



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	—	1.750	—	0.069
A1	0.100	0.250	0.004	0.010
A2	1.250	—	0.049	—
b	0.203	0.305	0.008	0.012
c	0.102	0.254	0.004	0.010
D	8.450	8.850	0.333	0.348
E1	3.800	4.000	0.150	0.157
E	5.800	6.200	0.228	0.244
e	0.635 (BSC)		0.025 (BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

产品订购信息

产品编号	封装（无铅环保）	重量（mg）
ICND2047AP	SSOP24-0.635	130

版本说明

版本	日期	备注
1.0	2018/08	初次发布
1.1	2018/09	修改开路检测时序
1.2	2018/11	修改开路检测时序
1.3	2019/05	修改时序框图
2.0	2022/03	修改排版，时序图和部分参数。

声明：

- ☐ 北京集创北方科技股份有限公司保留说明书的更改权，恕不另行通知！
- ☐ 任何半导体产品在特定条件下都有一定的失效或发生故障的可能，用户有责任在使用Chipone产品进行系统设计和整机制造时遵守安全标准并采取安全措施，以避免潜在失败风险及可能造成人身伤害或财产损失情况的发生！

集智创芯，我公司将竭诚为客户提供更优秀的产品！