

Facultad de Ingeniería Escuela de Sistemas E-MAIL: dga@puce.edu.ec Av. 12 de Octubre 1076 y Roca Apartado postal 17-01-2184 Fax: 593 – 2 – 299 16 56 Telf: 593 – 2 – 299 15 35 Quito - Ecuador

1. DATOS INFORMATIVOS:

MATERIA O MÓDULO:	ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORAS
CÓDIGO:	
CARRERA:	SISTEMAS
NIVEL:	3RO
No. CRÉDITOS:	4
CRÉDITOS TEORÍA:	4
CRÉDITOS PRÁCTICA:	0
SEMESTRE / AÑO ACADÉMICO:	Enero – Mayo 2012
PROFESOR:	
Nombre:	FRANCISCO RODRIGUEZ CLAVIJO
Grado académico o título profesional: Breve indicación de la línea de actividad académica:	INGENIERO/ MASTER EN REDES/MASTER EN GERENCIA DE SISTEMAS Computación y Hardware (Alternativas de diseño en arquitectura de computadoras. Revisa y cubre la
	organización de la máquina a nivel de hardware, la organización del subsistema de memoria,
Indicación de horario de atención a estudiantes:	8H00-9H00 DE LUNES A VIERNES
Correo electrónico:	Frodriguez@puce.edu.ec
Teléfono:	2991700 ext 1411

2. DESCRIPCIÓN DE LA MATERIA:

Este curso trata alternativas de diseño en arquitectura de computadoras. Revisa y cubre la organización de la máquina a nivel de hardware, la organización del subsistema de memoria, conceptos de interface y aspectos que surgen al manejar las comunicaciones en el procesador. Se estudian también algunas arquitecturas Cisc, Risc Epic, etc., el rendimiento y funcionamiento de dispositivos de entrada/salida y las tendencias futuras de desarrollo de hardware.

3. OBJETIVO GENERAL:

Identificar el funcionamiento de una computadora, además de los dispositivos de entrada y salida de información



Facultad de Ingeniería Escuela de Sistemas E-MAIL: dga@puce.edu.ec Av. 12 de Octubre 1076 y Roca Apartado postal 17-01-2184 Fax: 593 – 2 – 299 16 56 Telf: 593 – 2 – 299 15 35 Ouito - Ecuador

4. OBJETIVOS ESPECÍFICOS:

- Adquirir conocimientos de las distintas arquitecturas de computadoras, funcionamiento de los componentes de una computadora y ejercitación en programación de bajo nivel.
- Describir el funcionamiento de los componentes de una computadora
- Evaluar el rendimiento de distintas plataformas
- Identificar las bases de diseño lógico
- 5. CONTENIDOS (Detallar desarrollo curricular de cada aspecto del programa de la asignatura por unidades, temas y subtemas, o capítulos a desarrollarse en las sesiones que constituyen el semestre)

Cap 1 Introducción Diseño de Computadoras

- 1.1 Organización Inicial: Von Neumann (Bus).
- 1.2 Máquinas multinivel, máquinas virtuales, compiladores, intérpretes, ensamblador
- 1.3 Ciclo básico del procesador, registros internos, conjunto de instrucciones, máquinas RISC y CISC.

Cap 2. Buses del Sistema Motherboards

- 2.2 Componentes de la Computadora e Interconexión
- 2.3 Buses del Sistema
- 2.4 Bus PCI

Cap 3. Memoria

- 3.1 Memoria Interna Memoria Semiconductora
- 3.2 Memoria Interna Memoria Cache, Memoria DRAM y Tipos de Memoria
- 3.3 Detección y Corrección de Errores método Hamming
- 3.4 Memoria Externa Discos Magnéticos y Raid Funcionamiento de Dispositivos (Discos)
- 3.4 Memoria Externa Memoria Óptica Funcionamiento de Dispositivos Cd, Cdw, Dvd, memorias ópticas

Cap4 Entrada / Salida

- 4.1 Entrada/Salida Dispositivos Externos E/S Programada e Interrupciones
- 4.2 Entrada/Salida Acceso Directo a Memória
- 4.3 Funcionamiento de Impresoras
- 4.4 Funcionamiento de Monitores
- 4.5 Funcionamiento de Teclados, mouse

Cap5 El CPU

- 5.1 Alu
- 5.2 Conjunto de Instrucciones
- 5.3 Modos de Direccionamiento
- 5.4 El CPU estructura
- 5.5 Procesadores Risc

Cap 6 Lenguaje Ensamblador

- 6.1 Conceptos de Lenguaje Ensamblador
- 6.2 Comandos de Lenguaje Ensamblador

STREETS WISH TESTICON

Pontificia Universidad Católica del Ecuador

Facultad de Ingeniería Escuela de Sistemas E-MAIL: dga@puce.edu.ec Av. 12 de Octubre 1076 y Roca Apartado postal 17-01-2184 Fax: 593 – 2 – 299 16 56 Telf: 593 – 2 – 299 15 35 Quito - Ecuador

6.3 Ejercicios de Práctica

SEMANA MARTES		JUEVES		
Semana 1	INICIO DE CLASES Indicaciones Generales de Curso	Conceptos básicos de Hardware Repaso lógica booleana		
Semana 2	Máquina de Von Newmann, Definiciones, Generación de Computadoras	Abstracción y Tecnología de las computadoras		
Semana 3	Términos Claves y Reconocimiento de Dispositivos internos y externos en una computadora	Motherboards y componentes,		
Semana 4	El papel del Rendimiento, medición de rendimiento	PRUEBA Buses de datos		
Semana 5	EXAMEN 14 de septiembre	Laboratorio de Ensamblaje de Máquinas		
	Relación entre medidas Programas de prueba	Lenguaje ensamblador		
Semana 6				
Semana 7	Lenguaje ensamblador	Ejercicios Prácticos de Rendimiento		
Semana 8	El Procesador Camino de Datos y Control	Distintas arquitecturas de procesadores CISC RISC EPIC		
Semana 9	PRUEBA	Memorias Dispositivos de Entrada Salida Impresoras, monitores		
Semana 10	Interficie entre procesador y dispositivos y memoria secundaria	Dispositivos de Almacenamiento óptico		
Semana 11	EXAMEN 26 de octubre	Memoria Secundaria		
Semana 12	Memoria Cache Funcionamiento y Características	Memoria Cache		
Semana 13	Segmentación Interficie entre procesador y periféricos	Accesos directos a memorias		
Semana 14	Multiprocesadores	Multiprocesadores conectados por una red		
Semana 15	Multiprocesamiento	Diseño de Procesadores		
Semana 16	Dispositivos de I/0	Prueba		
Semana 17	Lenguaje ensamblador	Ejercicios prácticos		
Semana 18	EXAMEN 21 de diciembre	EXAMENES FINALES		



Facultad de Ingeniería Escuela de Sistemas E-MAIL: dga@puce.edu.ec Av. 12 de Octubre 1076 y Roca Apartado postal 17-01-2184 Fax: 593 – 2 – 299 16 56 Telf: 593 – 2 – 299 15 35 Quito - Ecuador

6. METODOLOGÍA, RECURSOS:

La metodología del curso contempla la realización de clases magistrales donde se presentarán los principios fundamentales, funcionamiento, rendimiento, diseño de los componentes y se propondrán ejercicios de aplicación que se enfoquen en el campo de la Organización y Arquitectura de las Computadoras.

SEMANA	ACTIVIDADES DE INTERACCIÓN DOCENTE - ESTUDIANTES (HORAS PRESENCIALES) 16 horas		TRABAJO AUTÓNOMO DEL ESTUDIANTE (HORAS NO PRESENCIALES) 16 horas
Semana 1	INICIO DE CLASES Indicaciones Generales de Curso	Conceptos básicos de Hardware Repaso lógica booleana	LLENAR TEMARIO EN AULA VIRTUAL CONFIGURAR PERFIL EN AULA VIRTUAL
Semana 2	Máquina de Von Newmann, Definiciones, Generación de Computadoras	Abstracción y Tecnología de las computadoras	CONSULTAS DE DEFINICIONES
Semana 3	Términos Claves y Reconocimiento de Dispositivos internos y externos en una computadora	Motherboards y componentes,	DESARROLLO DE BLOG DE TECNOLOGIAS
Semana 4	El papel del Rendimiento, medición de rendimiento	PRUEBA Buses de datos	CORRECCION DE LA PRUEBA EN EL AULA VIRTUAL Y DESARROLLO DE SOLUCION D EPROBLEMAS DE RENDIMIENTO
Semana 5	EXAMEN 14 de septiembre 2011		Laboratorio de Ensamblaje de Máquinas
Semana 6	Relación entre medidas Programas de prueba	Lenguaje ensamblador	SOLUCION DE PROBLEMAS DE LENGUAJES ENSAMBLADOR
Semana 7	Lenguaje ensamblador	Ejercicios Prácticos de Rendimiento	SOLUCIÓN DE EJERCICIOS DE LENGUAJE ENSAMBLADOR
Semana 8	El Procesador Camino de Datos y Control	Distintas arquitecturas de procesadores CISC RISC EPIC	DEBERES EN AULA VIRTUAL SOBRE NUEVOS DISEÑOS
Semana 9	PRUEBA	Memorias Dispositivos de Entrada Salida Impresoras, monitores	CONSULTA SOBRE TIPOS DE MEMORIAS



Facultad de Ingeniería Escuela de Sistemas E-MAIL: dga@puce.edu.ec Av. 12 de Octubre 1076 y Roca Apartado postal 17-01-2184 Fax: 593 – 2 – 299 16 56 Telf: 593 – 2 – 299 15 35 Quito - Ecuador

Semana 10	Interficie entre procesador y dispositivos y memoria secundaria	Dispositivos de Almacenamiento óptico	CONSULTA SOBRE CD DE ESCENTIAL TECHNOLOGY
Semana 11	EXAMEN 26 de octubre	Memoria Secundaria	
Semana 12	Memoria Cache Funcionamiento y Características	Memoria Cache	CONSULTAS SOBRE MEMORIAS CACHE
Semana 13	Segmentación Interficie entre procesador y periféricos	Accesos directos a memorias	DEBER EN AULA VIRTUAL SOBRE PROCESADORES
Semana 14	Multiprocesadores	Multiprocesadores conectados por una red	CONSULTAS DE MULTIPROCESADORES
Semana 15	Multiprocesamiento	Diseño de Procesadores	CONSULTA DE MULTIPROCESADORES AULA VIRTUAL
Semana 16	Dispositivos de I/0	Prueba	
Semana 17	Lenguaje ensamblador	Ejercicios prácticos	EJERCICIOS LENGUAJE ENSAMBLADOR
Semana 18	EXAMEN 21 de dic	EXAMENES FINALES	

7. EVALUACIÓN:

CRONOGRAMA DE EVALUACIONES

1 Examen 15 de febrero de 2012 2 Examen 28 de marzo de 2012 3 Examen 16 de mayo de 2012

7.1 Sistemas de Evaluaciones

	Deberes, lecciones y laboratorios	Pruebas y proyectos	Exámenes
1er Bimestre	4 puntos	5 ptos	6 puntos
2do Bimestre	4 puntos	5 ptos	6 puntos
3er Bimestre	3 puntos	7 ptos	10 puntos

1. BIBLIOGRAFÍA:

LIBRO	BIBLIOTECA PUCE	EDITORIAL	
*Organización y Arquitectura de	001.6 St186	Megabyte	

SERIES WIS TESTICON

Pontificia Universidad Católica del Ecuador

Facultad de Ingeniería Escuela de Sistemas E-MAIL: dga@puce.edu.ec Av. 12 de Octubre 1076 y Roca Apartado postal 17-01-2184 Fax: 593 – 2 – 299 16 56 Telf: 593 – 2 – 299 15 35 Quito - Ecuador

Computadoras	William Stallings (1)	
Diseño de Computadoras	Andrew Tenenbaum	
Fundamentos de diseño lógico y computadoras /		Mëxico, México : Prentice-Hall Hispanoamericana
Organización de Computadoras	Kime	

Aprobado:	
Por el Consejo de Escuela	
f) Director de Escuela	fecha:
Por el Consejo de Facultad	
f) Decano	fecha:

Asignatura:

Organización Docente Semanal							
SEMANA	ACTIVIDADES DE INTERACCIÓN DOCENTE - ESTUDIANTES (HORAS PRESENCIALES)		TRABAJO AUTÓNOMO DEL ESTUDIANTE (HORAS NO PRESENCIALES)		EVALUACIONES	TEMAS A TRATAR (N° del tema, unidad, o capítulo	
(1 - 17)	N° de horas de clases teóricas	N° de horas de clases prácticas, laboratorios, talleres	Nº de horas de tutorías especializadas	ACTIVIDADES (Descripción)	N° de horas	LVALUACIONES	descritos en Contenidos)
1° semana	8	INICIO DE CLASES Indicaciones Generales de Curso Conceptos básicos de Hardware Repaso lógica booleana	8	Conceptos básicos de Hardware Repaso lógica booleana	16		
2° semana	8	Máquina de Von Newmann, Definiciones, Generación de Computadoras Abstracción y Tecnología de las computadoras	8	CONSULTAS DE DEFINICIONES	16		
3° semana	8	Términos Claves y Reconocimiento de Dispositivos internos y externos en una computadora	8	DESARROLLOS DE BLOGS DE TECNOLOGIAS	16		
4° semana	8	El papel del Rendimiento, medición de rendimiento	8		16	PRUEBA Buses de datos	
5° semana						EXAMEN	

18° semana	EXÁMENES					
17° semana	16	Lenguaje ensamblador	problemas	16		
16° semana	16	Dispositivos de I/0	ejercicios	16		
15° semana	16	Diseño de Procesadores	Problemas en casa	16		
14° semana				16		
13° semana	16	Multiprocesadores conectados por una red	proyectos	16		
12° semana	16	Segmentación Interficie entre procesador y periféricos	Trabajos aula virtual	16		
11° semana	16	Memoria Cache Funcionamiento y Características	Consulta aula virtual	16		
10° semana	16	Interficie entre procesador y dispositivos y memoria secundaria Dispositivos de Almacenamiento óptico	proyecto	16		
9° semana	16	Memorias Dispositivos de Entrada Salida Impresoras, monitores	exposiciones	16	PRUEBA	
8° semana	16	El Procesador Camino de Datos y Control Distintas arquitecturas de procesadores CISC RISC EPIC	DEBERES EN AULA VIRTUAL SOBRE NUEVOS DISEÑOS	16		
7° semana	16	Distintas arquitecturas de procesadores CISC RISC EPIC		16		
6° semana	8	Relación entre medidas Programas de prueba		16		