
# **VHDL: Cours**





### C2 – Structure d'une description VHDL

#### Yann DOUZE VHDL

1



## Structure d'une description VHDL

- Une description VHDL est composée de 2 parties indissociables à savoir :
  - L'entité (ENTITY), elle définit les entrées et sorties.
  - L'architecture (ARCHITECTURE), elle contient les instructions VHDL permettant de réaliser le fonctionnement attendu.
- Voir support de cours.



# Déclaration des bibliothèques

- Toute description VHDL utilisée pour la synthèse a besoin de bibliothèques.
- L'IEEE (Institut of Electrical and Electronics Engineers) les a normalisées et plus particulièrement la bibliothèque IEEE 1164.
- Elles contiennent les définitions des types de signaux électroniques, des fonctions et sous programmes permettant de réaliser des opérations arithmétiques et logiques,...

```
Library ieee;
Use ieee.std_logic_1164.all;
Use ieee.numeric_std.all;
```

3



### Déclaration de l'entité

 Remarque: Après la dernière définition de signal de l'instruction port il ne faut jamais mettre de point virgule.



# Déclaration des signaux E/S

L'instruction port :

Syntaxe: NOM\_DU\_SIGNAL: sens type; Exemple: CLOCK: in std\_logic;

BUS: out std\_logic\_vector (7 downto 0);


Le sens du signal :

*in* : pour un signal en entrée.

out: pour un signal en sortie.

inout: pour un signal en entrée sortie

**buffer**: pour un signal en sortie mais pouvant être lu (déconseillé).



5

# Le Type

Le **TYPE** utilisé pour les signaux d'entrées / sorties est :

- le std\_logic pour un signal.
- le std\_logic\_vector pour un bus composé de plusieurs signaux.

Par exemple un bus bidirectionnel de 5 bits s'écrira :

LATCH: inout std\_logic\_vector (4 downto 0);

Où LATCH(4) correspond au MSB et LATCH(0) correspond au LSB.

Les valeurs que peuvent prendre un signal de type **std\_logic** sont :

- '0' ou 'L': pour un niveau bas.
- '1' ou 'H' : pour un niveau haut.
- 'X' ou 'W': pour un niveau inconnu.
- 'U': pour non initialisé.
- 'Z': pour état haute impédance.
- '-': Quelconque, c'est à dire n'importe quelle valeur.



# Description de l'architecture

- L'architecture est relative à une entité. Elle décrit le corps du design, son comportement, elle établit à travers les instructions les relations entre les entrées et les sorties.
- Exemple :

```
-- Opérateurs logiques de base
entity PORTES is
    port (A,B :in std_logic;
    Y1,Y2,Y3,Y4,Y5,Y6,Y7:out std_logic);
end entity;
architecture DESCRIPTION of PORTES is
begin
    Y1 <= A and B;
    Y2 <= A or B;
    Y3 <= A xor B;
    Y4 <= not A;
    Y5 <= A nand B;
    Y6 <= A nor B;
    Y7 <= not(A xor B);
end architecture;
```

7



# VHDL: langage concurrent?

#### architecture DESCRIPTION of DECOD is Begin

```
-- instructions concurrentes
```

```
D0 <= (not(IN1) and not(IN0)); -- première instruction
D1 <= (not(IN1) and IN0); -- deuxième instruction
```

#### end architecture:

- Entre le BEGIN et le END de l'architecture, on est dans un contexte d'instructions concurrentes.
- Instructions concurrentes :
  - L'ordre dans leguel sont écrites les instructions n'a aucune importance.
  - Toutes les instructions sont évaluées et affectent les signaux de sortie en même temps.
  - C'est la différence majeure avec un langage informatique.


L'architecture ci dessous est équivalente :

```
architecture DESCRIPTION of DECOD is begin

D1 <= (not(IN1) and IN0): --- deuxié
```

```
D1 <= (not(IN1) and IN0); -- deuxième instruction
D0 <= (not(IN1) AND not(IN0)); -- première instruction
end architecture;
```

#### **Exemple d'une description VHDL:**





### C3 – Les opérateurs de base

### Yann DOUZE VHDL

1



# Affectation simple : <=

#### **Exemples:**

```
S <= E2;
S <= '0';
S <= '1';
```

Pour les signaux de plusieurs bits on utilise les doubles cotes " ... ",

```
BINAIRE, exemple : BUS <= "1001"; -- BUS = 9 en décimal
HEXA, exemple : BUS <= x"9"; -- BUS = 9 en hexa
```

# Opérateurs logiques

```
NON → not
ET → and
NON ET → nand
OU → or
NON OU → nor
OU EXCLUSIF → xor
```

Exemple: *S1* <= (*E1* and *E2*) or (*E3* nand *E4*);

3



Faire les exercices 1 et 2.

# Opérateurs relationnels

 Ils permettent de modifier l'état d'un signal suivant le résultat d'un test ou d'une condition.

Egal → =

Non égal → /=

Inférieur → <

Inférieur ou égal → <=

Supérieur → >

Supérieur ou égal → >=

5

# Affectation conditionnelle

 Modifie l'état d'un signal suivant le résultat d'une condition logique entre un ou des signaux, valeurs, constantes.

```
SIGNAL <= expression when condition
[else expression];</pre>
```

Remarque : l'instruction [else expression] permet de définir la valeur du SIGNAL par défaut.




# Affectation conditionnelle (2)

#### Exemple N°1:

-- S1 prend la valeur de E2 quand E1='1' sinon S1 prend la valeur '0'

S1 <= E2 when ( E1= '1') else '0';

Schéma correspondant : ET logique



#### Exemple N°2:

-- Description comportementale d'un multiplexeur 2 vers 1

Y <= A when (SEL='0') else
B when (SEL='1') else '0';</pre>

7

# Affectation sélective

Cette instruction permet d'affecter différentes valeurs à un signal, selon les valeurs prises par un signal dit de sélection.

with SIGNAL\_DE\_SELECTION select
 SIGNAL <= expression when valeur\_de\_selection,
 [expression when valeur\_de\_selection,]
 [expression when others];</pre>

Remarque: l'instruction [expression when others] n'est pas obligatoire mais fortement conseillée, elle permet de définir la valeur du SIGNAL par défaut



# Affectation sélective (2)

Exemple: Multiplexeur 2 vers 1

with SEL select

Y <= A when '0',

B when '1',

'0' when others;

Remarque: Dans le cas du multiplexeur, *when others* est nécessaire car il faut toujours définir les autres cas du signal de sélection pour prendre en compte toutes les valeurs possibles de celui-ci.

with SEL select

Y <= A when '0'.

B when '1',

'-' when others:


- -- pour les autres cas de SEL, Y prendra une valeur quelconque
- -- permet d'optimiser la synthèse

9



### Exemple: décodeur 7 segments (1)

7-Segments Decoder - BCD (0..9) only



Decod7seg

A

Decod7seg

Segout

7

10



# Exemple : décodeur 7 segments (2)

11



 Faire l'exercice 3 en utilisant une affectation sélective ou conditionelle.



Syntaxe: signal NOM\_DU\_SIGNAL : type;

Exemple: signal / : std\_logic;

signal BUS : std\_logic\_vector (7 downto 0);

On peut décrire le schéma suivant de 2 manières différentes :

```
A X AND2 AB
B X inst
AND2 OR2 ONOT OX F
C X inst1
OD X inst1
```

#### Sans signaux internes

```
architecture V1 of AOI is
Begin
  F <= not ((A and B) or (C and D));
end architecture V1;</pre>
```

13

# Signaux internes (2)


#### · Avec des signaux internes

```
architecture V2 of AOI is
    --zone de declaration des signaux
    signal AB,CD,O: STD_LOGIC;
begin
    --instructions concurrentes
    AB <= A and B;
    CD <= C and D;
    O <= AB or CD;
    F <= not O;
end V2;</pre>
A AND2
AB
AB
AB
OR2
O NOT
Install
```

- Instructions concurrentes :
  - L'ordre dans lequel sont écrites les instructions n'a aucune importance.
  - Toutes les instructions sont évaluées et affectent les signaux de sortie en même temps.
  - Différence majeure avec un langage informatique.



- C´est une description de type hiérarchique par liste de connexions (netlist).
- Une description est structurelle si elle comporte un ou plusieurs composants.
- Exemple :




15

# Description structurelle

#### La marche à suivre :

- Dessiner le schéma des composants à instancier.
- Déclarer les listes de signaux internes nécessaires pour le câblage: SIGNAL...
- Instancier chaque composant en indiquant sa liste de connexions: PORT MAP...

# Instanciation de composant



17



#### Déclaration des composants INV et AOI

```
entity INV is
  port (A : in STD_LOGIC;
    F : out STD_LOGIC);
end entity;
architecture V1 of INV is
  ...
end architecture;

entity AOI is
  port (A,B,C,D : in STD_LOGIC;
    F : out STD_LOGIC);
end entity;
architecture V1 of AOI is
  ...
end architecture;
```




#### **Instanciation Directe**





### Association par nom ou par position




```
C1: entity work.COMP port map (A => X, B => Y, C => Z);
--association par nom
```

```
C1: entity work.COMP port map (X, Y, Z); --association par position
```



# Exercice à compléter



```
library IEEE;
use IEEE.STD_LOGIC_1164.all;


entity ANDOR is
   port (
   A,B,C : in std_logic;
   F : out std_logic);
end entity;

Architecture dataflow of ANDOR is
Begin
   F <= (A and B) or C;
End architecture;</pre>
```

21



# Exercice à compléter



```
library IEEE;
use IEEE.STD_LOGIC_1164.all;

entity LOGIC is
   port (
   J,K,L,M,N : in std_logic;
   P,Q : out std_logic);
end entity LOGIC;
Architecture STRUCT of LOGIC is
```



Faire les exercices 4 et 5.




### C4 – Les instructions séquentielles

### Yann DOUZE VHDL


1



# Rappel: Bascule D Latch




Entrées		Sorties	
C	D	Qn+1	Qn+1
0	X	Qn	Qn
1	0	0	1
1	1	1	0






# Rappel: Bascule D Flip-Flop



Entrées		Sorties	
CK	D	Qn+1	Qn+1
0	X	Qn	<u>Q</u> n
1	Х	Qn	Qn
<b>↓</b>	X	Qn	Qn
1	0	0	1
1	1	1	0





# Définition du process

- Un process est une partie de la description d'un circuit dans laquelle les instructions sont exécutées séquentiellement : les unes à la suite des autres.
- Il permet d'effectuer des opérations sur les signaux en utilisant les instructions standard de la programmation structurée comme dans les systèmes à microprocesseurs.

#### Syntaxe:

[Nom\_du\_process:]process(Liste\_de\_sensibilité\_nom\_des\_signaux)

Begin

-- instructions du process
end process [Nom\_du\_process];



#### Règles de fonctionnement d'un process

- L'exécution d'un process a lieu à chaque changement d'état d'un signal de la liste de sensibilité.
- Les instructions du process s'exécutent séquentiellement.
- Les changements d'état des signaux par les instructions du process sont pris en compte à la fin du process.

5



## Role des processus

- Les processus sont utilisé avec 3 approches différentes :
- Pour décrire un circuit combinatoire avec des instructions évolué de la programmation structuré : if, case, etc...
- Pour décrire un circuit synchrone qui comporte une ou plusieurs cellules de mémorisation (bascules Dff).
- Pour décrire une fonction non synthétisable tel qu'un banc de test ou un modèle.

# Instructions séquentielles

- Attention!
- Les instructions if et case n'existent et ne peuvent exister que dans un process.

7



#### Instruction if

```
Syntaxe:

if condition then instructions

[elsif condition then instructions]

[else instructions]

end if;

Exemple:

Process (A,B,E1,E2,E3)

Begin

if A='1' then SORTIE <= E1;

Elsif B = '1' then SORTIE <= E2;

Else SORTIE <= E3;

end if;

end process;
```



#### Syntaxe:

```
CASE expression IS
WHEN choix => instructions;
[WHEN choix => instructions;]
[WHEN OTHERS => instructions;]
END CASE;
```

Remarque : pareil que l'instruction if, l'instruction case ne peut être utlisée que dans un process.



```
process (TEST, A, B)
begin
   case TEST is
   when "00" => F <= A and B;
   when "01" => F <= A or B;
   when "10" => F <= A xor B;
   when "11" => F <= A nand B;
   when others => F <= '0';
   end case;
end process;</pre>
```



## Process combinatoire

```
process (SEL, A, B, C)
begin
  if SEL = '1' then
    OP <= A and B;
  else
    OP <= C;
  end if;
end process;</pre>
```


- La liste de sensibilité doit être complète : tout les signaux lus dans le process doivent apparaître dans la liste de sensibilité.
- les sorties doivent être assignés dans tout les cas afin d'éviter les bascules D Latch.

11



# Affectation incomplète

```
process (Enable, Data)
begin
  if Enable = '1' then
    Q <= Data;
end if;
end process;</pre>
```



- Une affectation incomplète génère une bascule D Latch (verrou) non désiré (transparent latch)
- Certain FPGA n'ont pas de bascule D Latch (verrou), une boucle asynchrone sur du combinatoire est alors créé (interdit!)



• Pour éviter les transparents Latch on préconise de faire un assignement par défaut.

```
Process (SELA, SELB, A, B)

begin

OP <= '0';

if SELA = '1' then

OP <= A;

end if;

if SELB = '1' then

OP <= B;

end process;

Assignement par défaut

Remplace l'événement par défaut

Remplace l'événement à nouveau
```

13



## Exemple: décodeur 7 segments

```
Pol Decod7seg
Data Segout
7
```

```
Entity SEVEN_SEG is
port(
  Data : in std_logic_vector(3 downto 0); --Expected within 0...9
  Pol : in std_logic; -- '0' if active LOW
  Segout: out std_logic_vector(1 to 7)); --Segments A,B,C,D,E,F,G
end entity;
```

# Architecture combinatoire du décodeur 7 segments

```
architecture COMB of SEVEN_SEG is
     signal sevseg : std_logic_vector(1 to 7);
begin
Process(Data, Pol, sevseg)
Begin
     case(Data) is
              when x''0''=> sevseg <= "11111110";
              when x"1" => sevseg <= "0110000";
              when x"2" => sevseg <= "1101101";
              when x"3" => sevseg <= "1111001";
              when x"4" => sevseg <= "0110011";
              when x"5" => sevseq <= "1011011";
              when x"6" => sevseg <= "1011111";
              when x"7" => sevseq <= "1110000";
              when x"8" => sevseq <= "11111111";
          when x"9" => sevseg <= "1111011";
              when others => sevseg <= (others => '-');
     end case;
     if (Pol='1') then
         Segout <= sevseg;
         Segout <= not(sevseg);
     end if;
End process;
End architecture;
```

15



Exercice 1 : Multiplexeur 8 vers 1

# Process synchrone

```
process(CLK)
begin
if RISING_EDGE(CLK) then
  Q1 <= D;
end if;
end process;</pre>
```

```
process(CLK)
begin
if FALLING_EDGE(CLK) then
    Q2 <= D;
end if;
end process;</pre>
```


- Un process synchrone est exécuté à chaque front montant de l'horloge.
- Pour tester le front montant de l'horloge, on utilise la fonction rising\_edge() qui est définit dans le package STD\_LOGIC\_1164.
- RISING\_EDGE est VRAI lorsque l'horloge passe de l'état '0' à l'état '1'.
- Utile pour décrire une bascule D flipflop (Dff).

Comment rajouter un reset asynchrone?

17




# Reset Asynchrone



```
process(Reset,Clk)
begin
if Reset = '1' then
   Q1 <= '0';
elsif RISING_EDGE(Clk) then
   Q1 <= D;
end if;
end process;</pre>
```

• Le reset asynchrone est testé avant le front montant de l'horloge.




Comment faire un reset synchrone?



## Reset Synchrone

```
process(Clk)
begin
if RISING_EDGE(Clk) then
  if Reset = '1' then
   Q1 <= '0';
  else
   Q1 <= D;
  end if;
end if;
end process;</pre>
```

• Le reset synchrone est testé après le front montant de l'horloge.




19



# Transfert par registre (RTL)

 Dans un process synchrone, à chaque affectation, une bascule est créée.





## Règles des process synchrones

- Liste de sensibilité doit inclure le clock et le reset et rien d'autre.
- ■Tout les signaux assignés dans le process doivent être initialisés par un reset.
- Pour la description d'un process synchrone, respectez la structure suivante :

```
process(clk,rst)
begin
if rst = '1' then
-- valeur initiale
elsif rising_edge(clk) then
-- instructions
end if;
end process;
```



- Attention les signaux prennent leurs nouvelles valeurs qu'à la fin du process.
- Complétez le code et dessinez le chronogramme d'un registre à décalage à 4 étages ?



# Registre à décalage

```
-- Registre à décalage
entity registre_decalage is
port( Qin, rst, clk : in std_logic;
       Qout
                     : out std_logic);
end entity;
architecture RTL of registre_decalage is
   signal Q1,Q2,Q3 : std_logic;
begin
process (Rst, Clk)
begin
if Rst = '1' then
    Qout <= '0'; Q1<='0'; Q2<='0'; Q3<='0';
Elsif rising edge(clk) then
   Qout <= Q3;
    Q3 <= Q2;
    Q2 <= Q1;
    Q1 \ll Qin;
End if;
End process;
End architecture;
```

23

# Mauvais style de process (1)?

```
process(Clock,Reset)

Begin

if Rising_edge(Reset) then

...

elsif Rising_edge(Clock) then

...

end if;
end process;
```

```
process(All_Inputs)
begin
-- Logique purement combinatoire
end process;
```

# Mauvais style de process (2) ?

```
process(Clock,Reset)
begin

if Reset = '0' then

if Rising_edge(Clock) then

-- Actions synchrones
end if;
else

-- Actions asynchrones
end if;
end process;
```

25



### **Exercice**

Exercice 2: serial OR ou LFSR



# Process non-synthétisable

- Les process non synthétisable sont utilisé pour :
  - décrire un modèle
  - écrire des bancs de test (test bench)
- Les process non synthétisable ne possèdent pas de liste de sensibilité et ce sont des instructions WAIT qui synchronisent le process.
- Trois formes de WAIT peuvent être combinées
  - WAIT ON événement; Exemple : wait on A,B,C,D
    - Remplace la liste de sensibilité d'un process classique
  - WAIT FOR durée; Exemple : wait for 100 ns
    - Permet de créer un délais
  - WAIT UNTIL condition; Exemple : wait until rst = '1'
    - Condition bloquante
  - WAIT:
    - Boucle infini, comme un while(1) en C

27



# Exemples de Process non-synthétisable

```
-- Génération d'un reset
STIMULUS: process
begin
  reset <= '1';
  wait for 50 NS;
  reset <= '0';
  wait;
end process STIMULUS;</pre>
```

```
-- Génération d'une horloge
ClockGenerator: process
begin
Clock <= '0';
wait for 5 NS;
Clock <= '1';
wait for 5 NS;
end process;
```



### Instructions de boucle

```
for PARAMETER in LOOP_RANGE loop
    ...
end loop;
```

```
While CONDITION loop
...
end loop;
```

```
boucle1: -- étiquette optionnelle
FOR i IN 0 TO 10 LOOP
   -- calcul des puissances de 2
   b := 2**i;
   WAIT FOR 10 ns; --toutes les 10 ns
END LOOP;
```

```
I := 0;
WHILE b < 1025 LOOP
b := 2**i;
i := i+1;
WAIT FOR 10 ns;
END LOOP;</pre>
```

29




## Exemple de boucle

```
ClockGenerator: process
begin
  while not Stop loop
    Clock <= '0';
    wait for 5 NS;
    Clock <= '1';
    wait for 5 NS;
  end loop;
  wait;
end process;</pre>
```



# Banc de test (Test Bench)




31



### Verification = Assertion

- ASSERT : permet d'écrire des messages à l'écran.
- Syntaxe :
  - ASSERT condition REPORT message <SECURITY ...>
- Forcer un message:
  - ASSERT FALSE REPORT "Toujours à l'écran " SEVERITY note;
  - REPORT "Toujours à l'écran " SEVERITY note;
- Test en contexte séquentiel,
  - ASSERT s = '1' REPORT "la sortie vaut '0' et ce n'est pas normal " SEVERITY warning; -- mentionne un warning
  - ASSERT s = '1' REPORT "la sortie vaut '0' et ce n'est pas normal " SEVERITY failure; -- Mentionne une erreur et arrête l'exécution









# Banc de Test (1)

```
Entity design_tb is
End entity;
Architecture bench of design_tb is
   Signal Tclk : std_logic := '0';
   Signal Trst : std_logic;
   signal TA, TB, TOUT : std_logic_vector(3 downto 0);
   signal Done : boolean := False;
Begin
-- instanciation du composant à tester
UUT: entity work.design port map (
   A \Rightarrow TA, B \Rightarrow TB,
   OUT => TOUT,
   clk => Tclk, rst => Trst);
-- Génération d'une horloge
Tclk <= '0' when Done else not Tclk after 50 ns;
-- Génération d'un reset au début
Trst <= '1', '0' after 5 ns;
```



# Banc de Test (2)

```
Stimuli: process
begin
   TA <= "0000";
   TB <= "0000";
   wait for 10 NS;
   TA <= "1111";
   wait for 10 NS;
   TB <= "1111";
   wait for 10 NS;
   TA <= "0101";
   TB <= "1010";
   wait;
end process;
```

```
Verification: process
begin
wait for 5 NS;
assert TOUT = "0000" report "erreur"
severity warning;
wait for 10 NS;
assert TOUT = "1111" report "erreur"
severity warning;
wait for 10 NS;
assert TOUT = "1111" report "erreur"
severity warning;
wait for 10 NS;
assert TOUT = "1010" report "erreur"
severity warning;
Done <= True;
wait;
end process;
End architecture;
```



### Banc de Test : alternative

```
Stimuli_&_verification: process
Begin
TA <= "0000";
TB <= "0000";
wait for 5 NS;
assert TOUT = "0000" report "erreur" severity warning;
wait for 5 NS;
TA <= "1111";
wait for 5 NS;
assert TOUT = "1111" report "erreur" severity warning;
wait for 5 NS;
TA <= "0101";
TB <= "1010";
wait for 5 NS;
assert TOUT = "1010" report "erreur" severity warning;
Done <= True;
wait;
end process;
End architecture;
```



Exercice 3 : circuit Min Max




### C5 – Fichiers et Librairies

#### Yann DOUZE VHDL




Fichiers VHDL contenant des « design units »





#### Librairie de travail





#### La clause de contexte

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity TEST_BENCH1 is
end entity;

architecture TB of TEST_BENCH1 is
...
end architecture;

library IEEE;
use IEEE.STD_LOGIC_1164.all;

entity ENTITY2 is
  port( ... );
end entity;


architecture RTL of ENTITY2 is
...
end architecture;
```

Entité vide => la clause de contexte se reporte devant l'architecture

Chaque entité/ package/ configuration nécessite une clause de contexte




## Clause de contexte implicite





### Ordre de la compilation





## Style Recommandé

VHDL 93

Indentation

Instanciation directe

```
architecture BENCH of NOR2_TB is

signal A, B, F: STD_LOGIC;

begin

stimulus: process is
begin
   A <= '0';
   B <= '0';
   wait for 10 NS;
   B <= '1';
   wait;
   end process stimulus;

UUT: entity work.NOR2 port map (
        A => A,
        B => B,
        F => F);

end architecture BENCH;
```

Alignement

Des espaces

Des labels compréhensibles

Association par nom



#### Noms des labels

Identifiant = lettres, nombres et underscores

```
G4X6 Gate_45 \extended!"£$%^&*()\
TheState The_State ▼ Noms différents
```

La casse est ignorée pour les identifiants

```
INPUT Input input mêmes noms
```

Beaucoup d'identifiant son des mots réservés

```
And buffer bus function register select
```

Identifiants illegaux ...

```
4plus4 A$1 V-3 The__State _State_
```

Double underscore



#### C6 – Délais, Delta Délais et variables


#### Yann DOUZE

1



#### chronogramme de A ,B et C?

```
process (A,B)
begin
   B <= A after 10 ns;
   C <= B after 5 ns;
end process;</pre>
```




- Les délais sont utilisés pour :
  - · Générer des stimuli pendant la simulation
  - · Modéliser les retards dû à la technologie
- Les délais sont ignorés à la synthèse.



## Génération d'une impulsion (1)

```
process
begin
  reset <= '0';
  reset <= '1' after 10 ns;
  reset <= '0' after 20 ns;
  wait;
end process;</pre>
```

#### Mauvaise syntaxe!



3



## Génération d'une impulsion (2)

```
Reset <= '0', '1' after 10 ns, '0' after 20 ns;
```

```
process
begin
  reset <= '0';
  wait for 10 ns;
  reset <= '1'
  wait for 10 ns;
  reset <= '0';
  wait;
end process;</pre>
```


#### Bonne syntaxe!



# 4

#### Delta Délais

```
process (A,B)
begin
    B <= A;
    C <= B;
end process;</pre>
```



- En jargon VHDL, un délai delta = délai infinitésimal non nul
- Un signal prend sa nouvelle valeur après un délai delta.
- Une variable prend sa nouvelle valeur immédiatement.


#### 5



#### Les Variables

- Les variables ne peuvent être déclarées et n'existent que dans un process.
- L'affectation d'une variable est immédiate : la valeur affectée à V à la première ligne peut directement être réutilisée à la deuxième.

```
process (A, B, C)
-- zone de déclaration d'une variable
  variable V: STD_LOGIC;
begin
  V := A nand B;
  V := V nor C;
  F <= not V;
end process;</pre>
```



Redessinez le schéma si on considère V comme un signal ?



#### Exemple: parité impaire

```
Entity parite is
PORT (a : IN std_logic_vector(0 TO 3);
          : OUT std_logic );
END enttity;
architecture behaviour of parite is
begin
   process(a)
      variable parite : std_logic ;
   begin
      parite := '1';
      FOR i in 0 to 3 LOOP
          if a(i) = '1' then
             parite := not parite;
          end if;
      END LOOP;
      s <= parite;
   end process;
END architecture;
```

7



V est une variable qui prend sa valeur immédiatement.

Tandis que S et T prennent leur valeur à la fin du process après un delta délais.

Au démarrage, S= 0 et A passe de 0 à 1

A est dans la liste de sensibilité, donc le process s'exécute

 Supposer que S vaut '0', et A change de l'état '0' à l'état '1'.



#### Questions

- Qu'elle est la valeur de S à la fin du process, avant le delta délai ? s=0
- 2. Qu'elle est la valeur de V à la fin du process, avant le delta délai ? V=0
- 3. Après l'exécution du process et après le delta délai, S et T prennent leurs nouvelles valeurs, que valent S et T ? s=1 T=0
- 4. Après la première exécution du process et après le delta délai, que se passe-t-il ?

vue que S=1,S à changer d'état, le process se réexécute, T=1 après le delta délais.

9





# C7 – Les Types

#### Yann DOUZE VHDL

1



## Les Types énumérés

• Définition d'un nouveau type de donnée

```
type Opcode is (Add, Neg, Load, Store, Jmp, Halt); signal S: Opcode;
```

S <= Add;

```
process(S)
begin
case S is
when Add =>
...
```



## Synthèse des types énumérés


• Encodage du type énuméré pour la synthèse

	Binaire	One hot	
Add	000	100000	
Neg	001	010000	
Load	010	001000	
Store	011	000100	
Jmp	100	000010	
Halt	101	000001	
	( ASIC )	( FPGA )	

3



## Les Types définit par défaut





#### Les types logiques à valeurs multiple

type BOLEAN is (False, True);

type BIT is ('0', '1');

```
C Dans le package IEEE.STD_LOGIC_1164
type STD_ULOGIC is (
      -- non initialisé (par défaut)
      -- état inconnu
`O',
      -- 0 puissant
\1',
      -- 1 puissant
      -- Haute impédance
      -- État inconnu mais faible
`W',
`L',
      -- 0 faible
'H',
      -- 1 faible
'-'); -- indifférent (pour la synthèse)
subtype STD_LOGIC is RESOLVED STD_ULOGIC;
```

Résolution : définit la priorité 5



#### Drivers et Fonction de Résolution


subtype STD\_LOGIC is RESOLVED STD\_ULOGIC;

```
Signal BUSS, ENB1, ENB2, D1, D2: STD_LOGIC;
TRISTATE1: process (ENB1,D1)
Begin
                                 Driver
if ENB1 = '1' then
                                Tristate 1
       BUSS <= D1;
                                 BUSS
        BUSS <= 'Z';
                                                      Fonction de
                                                                        BUSS
end if;
End process;
                                                      résolution
TRISTATE2: process (ENB2,D1)
                                 Driver
   if ENB2 = '1' then
                                Tristate 2
     BUSS <= D2;
                                 BUSS
     BUSS <= 'Z';
   end if;
End process;
```



## Résolution de STD\_LOGIC

- Le type STD\_LOGIC est définit dans le package STD\_LOGIC\_1164
- Les Valeurs les plus hautes dans le schéma sont prioritaires



7



#### Valeurs initiales

- Signaux et variables sont initialisés au début d'une simulation.
- La valeur par défaut est la valeur la plus à gauche du type.
- Attention : La synthèse ignore les valeurs initiales.

```
type Opcode is (Add, Neg, Load, Store, Jmp, Halt);
signal S: Opcode;

signal CLOCK, RESET: STD_LOGIC;

variable V1: STD_LOGIC_VECTOR(0 to 1);

variable V2: STD_LOGIC_VECTOR(0 to 1):="01";
signal N: Opcode:= Halt;
constant size: INTEGER := 16;
constant ZERO: STD_LOGIC_VECTOR := "0000";
```



#### Relation implicite des opérateurs

Pour le type STD\_LOGIC

```
'U' < 'X' < '0' < '1' < 'Z' < 'W' < 'L' < 'H' < '-'
```

Pour le type STD\_LOGIC\_VECTOR

```
'0' < "00" < "000" < "001" < "100" < "111" < "1111"
```

9



## Opérations arithmétiques

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;

entity ADDER is
   port ( A,B : in STD_LOGIC_VECTOR(7 downto 0);
        SUM : out STD_LOGIC_VECTOR(7 downto 0));
end entity;

architecture A1 of ADDER is
begin
   SUM <= A + B;
end architecture;

Erreur: "+" n'est pas définit pour le type STD_LOGIC_VECTOR</pre>
```



#### Utilisation de NUMERIC\_STD

11



### Problématique?



#### Conversion de type

```
Signal U: UNSIGNED(7 downto 0);
Signal S: SIGNED (7 downto 0);
Signal V: STD_LOGIC_VECTOR(7 downto 0);
```

Conversion entre des types qui sont prochent

```
U <= UNSIGNED(S);
S <= SIGNED(U);
U <= UNSIGNED(V);
S <= SIGNED(V);
V <= STD_LOGIC_VECTOR(U);
V <= STD_LOGIC_VECTOR(S);</pre>
```

Le nom du type est utilisé pour la conversion de type

13



#### Solution

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.NUMERIC_STD.all;

entity ADDER is
   port ( A,B : in STD_LOGIC_VECTOR(7 downto 0);
        SUM : out STD_LOGIC_VECTOR(7 downto 0));
end entity;

architecture A1 of ADDER is
begin
   SUM <= STD_LOGIC_VECTOR(UNSIGNED(A) + UNSIGNED(B));
   -- ou SUM <= STD_LOGIC_VECTOR(SIGNED(A) + SIGNED(B));
end architecture;</pre>
```



#### Fonctions de conversion

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.NUMERIC_STD.all;
```

```
Signal U: UNSIGNED(7 downto 0);
Signal S: SIGNED (7 downto 0);
Signal N: INTEGER;
```

#### Opérations de conversion

```
N <= TO_INTEGER(U);
N <= TO_INTEGER(S);
U <= TO_UNSIGNED(N,8);
S <= TO_SIGNED(N,8);</pre>
```

15



# Conversion entre un INTEGER et un STD\_LOGIC\_VECTOR

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.NUMERIC_STD.all;
```

```
Signal V: STD_LOGIC_VECTOR(7 downto 0);
Signal N: INTEGER;
```

```
Fonction de conversion
```

Conversion de type

```
N <= TO_INTEGER(UNSIGNED(V));

V <= STD_LOGIC_VECTOR(TO_UNSIGNED(N,8));</pre>
```


Conversion de type

Fonction de conversion

```
V <= STD_LOGIC_VECTOR(SIGNED(V)+1);</pre>
```



#### Tableau Récapitulatif





## Sommaire de NUMERIC\_STD

sll

```
+ - * / rem mod

< <= > >= = /=

UNSIGNED x UNSIGNED

UNSIGNED x NATURAL

NATURAL x UNSIGNED

SIGNED x SIGNED

SIGNED x INTEGER

INTEGER x SIGNED
```

```
UNSIGNED x UNSIGNED
SIGNED x INTEGER

not and or nand nor xor
xnor

UNSIGNED x UNSIGNED
SIGNED x INTEGER
```

rol

ror

srl

```
TO INTEGER [UNSIGNED
                                 | return INTEGER
TO INTEGER [SIGNED
                                  return INTEGER
TO_UNSIGNED [NATURAL, NATURAL
                                 | return UNSIGNED
                                 ] return SIGNED
TO_SIGNED
            [INTEGER, NATURAL
            [UNSIGNED, NATURAL
                                 l return UNSIGNED
RESIZE
RESIZE
            [SIGNED,
                      NATURAL
                                 ] return SIGNED
```

Signature (VHDL193)



#### Exercice 1 (Addition de A,B et C)



#### Exercice 2 (Multiplexeur 8 vers 1)



#### Package STD\_LOGIC\_UNSIGNED/SIGNED

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all;
-- use IEEE.STD_LOGIC_SIGNED.all;
```

Ne pas utiliser en même temps

STD\_LOGIC\_VECTOR STD\_ULOGIC INTEGER STD\_LOGIC\_VECTOR

< <= > >= = /=

STD\_LOGIC\_VECTOR

INTEGER

CONV\_INTEGER[STD\_LOGIC\_VECTOR] return INTEGER

21



#### Package STD\_LOGIC\_ARITH

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_ARITH.all;
```

STD\_ULOGIC
UNSIGNED
SIGNED
INTEGER

UNSIGNED SIGNED < <= > >= = /= UNSIGNED SIGNED INTEGER

CONV\_INTEGER[INTEGER/UNSIGNED/SIGNED/STD\_ULOGIC] return INTEGER

CONV\_UNSIGNED[INTEGER/UNSIGNED/SIGNED/STD\_ULOGIC, INTEGER] return UNSIGNED

CONV\_SIGNED[INTEGER/UNSIGNED/SIGNED/STD\_ULOGIC, INTEGER] return SIGNED

CONV\_STD\_LOGIC\_VECTOR[INTEGER/UNSIGNED/SIGNED/STD\_ULOGIC, INTEGER] return

STD\_LOGIC\_VECTOR

EXT[STD\_LOGIC\_VECTOR, INTEGER] return STD\_LOGIC\_VECTOR

SXT[STD\_LOGIC\_VECTOR, INTEGER] return STD\_LOGIC\_VECTOR

37



■ Faire l'exercice du C7




#### C8 – Les Process synchrones

#### Yann DOUZE VHDL




## Design Synchrone

- Tous les registres se font dans des bascules D flip-flops avec une seule horloge externe.
- Pas de rebouclage sur le combinatoire.



## Contraintes de temps






#### **Actions Synchrones et Asynchrones**

```
signal Count : unsigned(7 downto 0);
process (Clk, AReset)
begin
                                        Reset Asynchrone
  if AReset = '1' then
    Count <= "00000000";
                                          Reset Synchrone
  elsif RISING_EDGE(Clk) then
    if SReset = '1' then
      Count <= "00000000";
                                          Load Synchrone
    elsif Load = '1' then
                                                  Load
      Count <= UNSIGNED(Data);</pre>
                                              Data
      Count <= Count + '1';
                                    1 -
                                                               Count
    end if;
                                                   SReset
  end if;
                                                    Clk
end process;
                                                          AReset
```



#### **Clock Enables**

```
process (Clk, Reset)
begin
  if Reset = '1' then
    Q <= "00000000";
  elsif RISING_EDGE(Clk) then
    if Enable = '1' then
     Q <= Q + 1;
    end if;
  end if;
end process;</pre>
```



5



#### Style de code légal utilisant Wait Until

```
-- Process sans liste de sensibilité

Process
begin

wait until Clock = '1';

if Reset = '1' then

Q <= '0';

else

Q <= D;

end if;

end process;

D

Reset

Clk
```



#### Style de code légal utilisant 'EVENT

• S'EVENT est vrai si est seulement si il y a un évènement sur S

```
process(Clk)
begin
  if Clk'EVENT and Clk = '1' then
   Q <= D;
  end if;
end process;</pre>
```

```
process
begin
  wait until Clk'EVENT and Clk = '1';
    ...
end process;
```

7



## Détection de fronts

- Les opérateurs de détection de fronts (Rising\_edge(clk) et Clk'event and clk='1') ne doivent être utilisé que pour tester le front d'une horloge (clk).
- Chaque fois que l'on fait un test de front, l'outil de synthèse comprend qu'il s'agit d'une horloge.
- Horloge = le signal le plus rapide du circuit.

# Fonctionnement des outils de synthèse

Synthèse HDL ou translation


Représentation structurelle indépendante de la cible

Optimisation

Netlist au niveau porte

- Pas d'optimisation
- Structure inféré par le code VHDL
- Optimisation de la logique combinatoire et des contraintes de temps entre registre
- Dépend de la cible

9



- La synthèse RTL n'ajoute, ne supprime ou ne bouge pas de registre.
- La synthèse RTL optimise uniquement la logique combinatoire.



#### Règles: Les registres à la synthèse

- Les outils de synthèse RTL infèrent les registres directement à partir du code VHDL suivant certaine règle élémentaire :
  - Des registres sont inférés à la synthèse que dans les process synchrone.
  - 2. **Signaux:** Tout les signaux assignés dans un **process synchrone** sont synthétisés par des registres.
  - **Variables** : les variables assignés dans un **process synchrone** peuvent être synthétisées soit par un fil, soit par un registre.
    - Les variables sur lesquelles sont assignées une nouvelle valeur avant d'être lues sont synthétisées par un fil. (assigné avant d'être lu => fil)
    - Les variables qui sont lues avant d'être assignées sont synthétisées par un registre. (lu avant d'être assigné => registre)

11



end process;

## Les registres à la synthèse

```
signal Acc, Delta, Max: signed(11 downto 0);
process (Clock)
  variable Up : std_logic;
  variable nextA : signed(11 downto 0);
                                                   nextA
  if RISING_EDGE(Clock) then
     if Up = '1' then
                                        Delta
       nextA := Acc + Delta;
       if nextA >= Max then
          Up := '0';
                                        Max
       end if;
     else
       nextA := Acc - Delta;
       if nextA < 0 then
                                       Clock
         Up := '1';
       end if;
     end if;
    Acc <= nextA;
  end if;
```



```
Signal INPUT : std_logic_vector(7 downto 0)
Signal REG : std_logic;
AND-REG : process (CLOCK)
  variable V : STD_LOGIC;
begin
  if RISING_EDGE(CLOCK) then
    V := '1';
  for I in 0 to 7 loop
    V := V and INPUT(I);
  end loop;
    REG <= V;
  end if;
end process;</pre>
```

Combien de bascule D flip-flops ?

1 Flip-flops

13



#### Exercice 2


Combien de flip-flops ?





#### La synthèse n'optimise pas les registres!

```
process (CLOCK)
begin
  if RISING_EDGE(CLOCK) then
   Q <= Data;
   QB <= not Data;
  end if;
end process;</pre>
```




Comment faut il réécrire le code pour s'assurer qu'il n'y est qu'une seule bascule D?

15



#### Exercice: Synchronisation des entrées



- Avantage : sûreté de fonctionnement
- Inconvénient : introduit du délai (pipeline)




#### Code: synchronisation des entrées

```
Entity resynchro is
port(
    clk, rst, input_async:
                                  in
                                             std logic;
   input_sync:
                                  out
                                             std_logic);
end entity;
architecture RTL of resynchro is
Signal Q: std_logic;
Begin
    Process (clk,rst)
   begin
           if (rst='1') then
                      Q <= '0'; input_sync <= '0';
           elsif rising_edge(clk) then
             Q<= input_async;
                      _input_sync <= Q;
    end process;
```

17

# 4

# Exercice : Détection des fronts d'un signal lent





## Détection de front lent : code

```
Entity detect_fronts is

port(
    clk, rst, signal_lent : in std_logic;
    fm, fd: out std_logic);
end entity;
architecture RTL of detect_fronts is

Signal Q1,Q2 : std_logic;
begin

PROCESS ( clk , rst)

BEGIN

if rst = '1' then

Q1 <= '0'; Q2 <= '0';
```

19



# Exemple d'utilisation : compteur d'évenements

```
entity cnt_evt is
port(clk, rst, sig_lent : std_logic;
             cnt : std_logic_vector(7 downto 0));
end entity;
architecture RTL of cnt_evt is
     siignal Q: unsigned (7 downto 0);
     signal fm: std_logic;
U1 : entity work.detect_front port map (
     clk => clk, rst => rst, signal_lent=>sig_lent, fm => fm);
Process (clk,rst)
     begin
              if (rst='1') then
                           Q \le (others => '0');
             elsif rising_edge(clk) then
                           if (fm='1') then
                                         Q \le Q + '1';
                           end if;
             end if;
     end process;
     cnt <= std_logic_vector(Q);
End architecture;
```




### C9 – Sous-Types (subtype)

#### Yann DOUZE VHDL



# Les types de donnés en VHDL






#### Types de données et Packages

```
package MY_TYPES is
  type CODE is (A, B, C, D, E);
end package MY_TYPES;
```

Dans un fichier séparé

```
use WORK.MY_TYPES.all;
entity FILTER is
   port(IP: in CODE;
        OP : out CODE);
end entity FILTER;
```



```
use WORK.MY_TYPES.all;
...
signal I, O : CODE;
...
U1: entity work.FILTER port map (IP => I, OP => O);
```

3



## Sous-types du type entier

```
type INTEGER is range -2**31+1 to 2**31-1;
subtype NATURAL is INTEGER range 0 to 2**31-1;
subtype POSITIVE is INTEGER range 1 to 2**31-1;
```


Définit dans le package STD.STANDARD

```
subtype SHORT is INTEGER range -128 to +127;
subtype LONG is INTEGER range -2**15 to 2**15-1;
signal S: SHORT;
signal L: LONG;

Sous-types définit par l'utilisateur
```

variable I: INTEGER range 0 to 255;

Sous-type anonyme



Ces assignements sont ils erronés?



#### Synthèse des sous-types entier

```
subtype Byte is INTEGER range 0 to 255;
signal B: Byte;

8 bits, non signé

subtype Int8 is INTEGER range -128 to +127;
signal I: Int8;

8 bits, signé complément à 2

subtype Silly is INTEGER range 1000 to 1001;
signal S: Silly;

10 bits, non signé


signal J: INTEGER;

32 bits, complément à 2, attention!
```

5



## Opérateurs Arithmétique





#### Représentation des valeurs entières

#### Nombres entiers

0	99	1e6	1E6	1000000	1_000_000
					_ ignoré )

#### Ecrire un STD\_LOGIC\_VECTOR en binaire, octal et hexadécimal

	B <b>"</b> 0000_1111 <b>"</b>	o <b>"</b> 017 <b>"</b>	X <b>"</b> 0F"	\(\( \) \( \
_				$\overline{}$ (VHDL 1993)

7



#### Sous-types d'un tableau (array)

```
library IEEE;
use IEEE.STD_LOGIC_1164.all;

package BusType is
   subtype DataBus is STD_LOGIC_VECTOR(7 downto 0);
end package Bustype;
```



# Les types tableaux (array)

Type tableau non contraint

```
type STD_LOGIC_VECTOR is array (NATURAL range <>) of STD_LOGIC;

Type de l'index

Type de l'élément
```

```
subtype Byte is STD_LOGIC_VECTOR(7 downto 0);
```

```
type RAM1Kx8 is array (0 to 1023) of Byte;
variable RAM: RAM1Kx8;

Type tableau contraint
```

9




# Modélisation des mémoires

```
entity DualPortRam is
  port ( Clock, Wr, Rd : in Std_logic;
          AddrWr, AddrRd: in Std_logic_vector(3 downto 0);
                         : in Std_logic_vector(7 downto 0);
                         : out Std_logic_vector(7 downto 0));
          DataRd
end entity;
architecture modele of DualPortRam is
   type RamType is array (0 to 15) of Std_logic_vector(7 downto 0);
   signal RAM : RamType;
begin
  process (Clock)
  begin
     if RISING_EDGE(Clock) then
       if Wr = '1' then
         Ram(To_integer(Unsigned(AddrWr))) <= DataWr;</pre>
       end if;
       if Rd = '1' then
         DataRd <= Ram(To_integer(Unsigned(AddrRd)));</pre>
       end if;
     end if;
  end process;
end architecture;
```



# Instanciation de mémoire





## **Attribut 'RANGE**

```
Signal A: STD_LOGIC_VECTOR(...);

process(A)
   variable V: STD_LOGIC;
begin
   V := '0';
   Pas générique

   for I in 0 to 7 loop
        V := V xor A(I);
   end loop;
   For I in A'RANGE loop
        V := V xor A(I);
   end loop;
   ...
end process
Bien
```



# Attributs de type et tableau

```
signal A: STD_LOGIC_VECTOR(7 downto 0);
subtype SHORT is INTEGER range 0 to 15;
type MODE is (W, X, Y, Z);
```

• Attributs de tableau (à utiliser dès que possible)

```
A'LOW = 0
A'HIGH = 7
A'LEFT = 7
A'RIGHT = 0
```

```
A'RANGE = 7 downto 0
A'REVERSE_RANGE = 0 to 7
A'LENGHT = 8
```

• Attributs de type (à éviter en synthèse)

```
SHORT'LOW = 0
SHORT'HIGH = 15
SHORT'LEFT = 0
SHORT'RIGHT = 15
```

```
MODE'LOW = W
MODE'HIGH = Z
MODE'LEFT = W
MODE'RIGHT = Z
```

13



# Agrégats

```
Type BCD6 is array (5 downto 0) of STD_LOGIC_VECTOR(3 downto 0);
Variable V: BCD6 := ("1001", "1000", "0111", "0110", "0101", "0100");
```

```
V := ("1001", "1000", others => "0000");

V := (3 => "0110", 1 => "1001", others => "0000");

V := (others => "0000");
```

```
Variable A: STD_LOGIC_VECTOR(3 downto 0);
A := (others => '1');
```



# Types ambigus

```
port (A,B: in STD_LOGIC);

process(A, B)
begin
    case A & B is
    when "00" = > ...
Illégal!
```

```
library IEEE;
use IEEE.NUMERIC_STD.all

variable N: INTEGER;

N := TO_INTEGER("1111");
Illégal!
```

15



# Expressions de qualification

```
process(A, B)
   subtype T is STD_LOGIC_VECTOR(0 to 1);
begin
   case T'(A & B) is
   when "00" = > ...
```

```
N := TO_INTEGER(UNSIGNED'("1111"));

N = 15

N := TO_INTEGER(SIGNED'("1111"));
```



### C10 – Generic, generate

#### Yann DOUZE



```
- entité du composant COUNTER
entity COUNTER is
                                                        Valeur par défaut
  port (CLK, RST: in
                          Std_logic;
                            Std_logic := `0'; *
         UpDn
                : in
                           Std_logic_vector(2 downto 0));
                  : out
--Architecture STRUCT d'un composant BLOK instanciant COUNTER
architecture STRUCT of BLOK is
                                                             Non connecté
begin
  -- association par position
  G1: entity work.COUNTER port map (Clk32MHz, RST, open, Count);
  -- association par nom
  G2 : entity work.COUNTER port map( RST => RST,
                                       CLK => Clk32MHz,
                                       Q(2) \Rightarrow Q1MHz,
                                       Q(1) \Rightarrow Q2MHz
                                       Q(0) \Rightarrow Q4MHz);
end architecture;
                                                             VHDL 93
```



# Compteur 8 bits

```
entity COUNTER8BIT is
  port (CLK, RST: in
                          Std_logic;
                 : out Std_logic_vector( 7 downto 0));
end entity;
architecture RTL of COUNTER8BIT is
  signal CNT: unsigned( 7 downto 0);
begin
  process (CLK, RST)
  begin
    if RST = '1' then
      CNT <= "00000000";
    elsif rising_edge(CLK) then
      CNT <= CNT + '1';
    end if;
  end process;
  Q <= std_logic_vector(CNT);</pre>
end architecture;
```

3



# Compteur génériques

```
entity COUNTER is
generic(N : integer:=8);
port (CLK, RST: in Std_logic;
                : out Std_logic_vector(N-1 downto 0));
end entity;
architecture RTL of COUNTER is
  signal CNT: unsigned(N-1 downto 0);
begin
  process (CLK, RST)
  begin
    if RST = '1' then
      CNT <= (others => '0');
    elsif rising_edge(CLK) then
      CNT <= CNT + '1';
    end if;
  end process;
  Q <= std_logic_vector(CNT);</pre>
end architecture;
```



### Instanciation d'un composant générique

```
-- l'entité du composant COUNTER
entity COUNTER is
  generic(N : integer:=8);
  port (CLK, RST : in Std_logic;
                 : out Std_logic_vector(N-1 downto 0));
end entity;
-- Utilisé dans l'architecture STRUCT d'un composant BLOK
architecture STRUCT of BLOK is
  signal Count4: std_logic_vector(3 downto 0);
  signal Count6: std-logic_vector(5 downto 0);
begin
-- association par position
  U1: entity work.COUNTER generic map(4)
 port map(CLK , RST, Count4);
-- association par nom
 U2: entity work.COUNTER generic map (N => 6)
  port map (CLK => CLK, RST => RST, Q => Count6);
end architecture;
```



### Les délais génériques

```
-- Entité du composant NAND2
entity NAND2 is
  generic (TPLH, TPHL: TIME := 0 NS);
  port (A, B: in Std_logic;
             : out
                       Std logic);
end entity;
-- Architecture STRUCT du composant BLOK
architecture STRUCT of BLOK is
  signal N1, N2, N3, N4, N5, N6, N7, N8, N9 : Std_logic;
begin
  G1: entity work.NAND2 generic map (1.9 NS, 2.8 NS)
      port map (N1, N2, N3);
  G2: entity work.NAND2 generic map (TPLH => 2 NS, TPHL => 3 NS)
      port map (A \Rightarrow N4, B \Rightarrow N5, F \Rightarrow N6);
  G3: entity work.NAND2 port map (A \Rightarrow N7, B \Rightarrow N8, F \Rightarrow N9);
end architecture;
```

5



#### Instruction generate

```
G3(0).C1
architecture A1 of BLOK is
                                  Structure régulière
                                                       A(0)
                                                                        - B(0)
G1: for I in SOME_RANGE generate
                                                       A(1) -
                                                                         B(1)
    -- Instanciation de composant ou process
end generate;
                              Structure optionnelle
                                                       A(2)
                                                                         B(2)
G2: if CONDITION generate
                                                       A(3)
                                                                         B(3)
    -- Instanciation de composant ou process
end generate;
                                                       A(4)
                                                                         B(4)
--Exemple :
                                                       A(5)
                                                                         B(5)
G3: for I in 0 to 7 generate
  C1: entity work.COMP port map (D=>A(I),Q=>B(I));
                                                       A(6)
                                                                         B(6)
end generate;
                                                       A(7)
                                                                         B(7)
end architecture;
                                                              G3(7).C1
```



### Additionneur structurel générique


```
entity ADDN is
  generic(N: positive :=4);
  port( Cin : in std_logic;
          A,B: in std_logic_vector(N-1 downto 0);
          Cout : out std_logic;
          SUM: out std_logic_vector(N-1 downto 0));
end entity;
architecture STRUCT of ADDN is
signal C : std_logic_vector(N downto 0);
begin
  C(0) \ll Cin;
  L1: for I in A'reverse_range generate
     U1 : entity work.ADDC1 port map(
     Cin \Rightarrow C(I), A \Rightarrow A(I), B \Rightarrow B(I),
     SUM \Rightarrow SUM(I), Cout \Rightarrow C(I+1);
  end generate;
  Cout \leftarrow C(N);
end architecture;
```

# C11 MAE / FSM

#### Yann DOUZE




# Machine de Moore et Mealy



- Machine de Moore→ les sorties ne dépendent que de l'état courant.
- Machine de Mealy → les sorties dépendent de l'état courant et des entrées.



# Diagramme d'état





end process;

# Description VHDL : Machine de Moore (à éviter, moins performante)

```
architecture FSM of EXEMPLE is
  type StateType is (Idle, Go1, Go2);
  Signal State : StateType;
begin
process(Clk, Reset)
  if Reset = '1' then
    State <= Idle;
  elsif Rising_edge(Clk) then
    case State is
    when Idle =>
       if Start = '1' then
         State <= Go1;
      end if;
    when Go1 =>
      State <= Go2;
    when Go2 =>
      State <= Idle;
    end case;
  end if;
```

```
output : process(State)
begin
  F <= '0';
  G <= '0';
  if State = Go1 then
    F <= '1';
  elsif State = Go2 then
    G <= '1';
  end if;
end process;
end architecture;</pre>
```



## Description VHDL: Machine de Mealy


```
architecture FSM of EXEMPLE is
  type StateType is (Idle, Go1, Go2);
  Signal State : StateType;
begin
process(Clk, Reset)
begin
  if Reset = '1' then
    State <= Idle;</pre>
    G <= '0';
    F <= '0';
  elsif Rising_edge(Clk) then
    case State is
    when Idle =>
      if Start = '1' then
         State <= Go1;
        F <= '1';
      end if;
```

```
when Go1 =>
    State <= Go2;
    G <= '1';
    F <= '0';
when Go2 =>
    State <= Idle;
    G <= '0';
end case;
end if;
end process;
end architecture;</pre>
```

5


# 4

# Codeur AMI (Alternate Mark Inversion)





# Diagramme d'état du codeur AMI



7

# Code VHDL du codeur AMI

```
architecture MAE of AMI is
  type StateType is (E0, E1, E2, E3);
  Signal State : StateType;
process (Clk, Reset)
begin
  if Reset = '1' then
    State <= E3;
    plus <= '0';
    moins <= '0';
  elsif Rising_edge(Clk) then
     case State is
     when E0 =>if Din = '0' then
                 State <= E1;
                 plus <= '0';
               elsif Din = '1' then
                 State <= E2;
                 moins <= '1';
                 plus <= '0';
               end if;
```

```
when E1 =>if Din = '1' then
                  State <= E2;
                  moins <= '1';
                 plus <= '0';
               end if;
     when E2 =>if Din = '1' then
                    State <= E0;
                    plus <= '1';
                    moins <= '0';
               elsif Din = '0' then
                    State <= E3;
                    plus <= '0';
                    moins <= '0';
               end if;
     when E3 =>if Din = '1' then
                    State <= E0;
                    plus <= '1';
                    moins <= '0';
               end if;
     end case;
  end if;
end process;
end architecture;
```