Controle VHDL du jeudi 21 février 201	10
O	← Codez votre numéro d'étudiant ci- contre.
Nom et prénom :	
Durée: 1 heure. Aucun document n'est autorisé. L'usage de la calcul Il faut remplir complètement les cases avec un stylo Les questions faisant apparaître le symbole & peuver réponses. Les autres ont une unique bonne réponse. Réponse juste = 1 point. Réponse fausse: -0.5 poin Si vous ne savez pas, il ne vaut mieux pas réponse de la calcul Il faut remplier complètement les cases avec un stylo Les que s'autorisée. L'usage de la calcul Il faut remplier complètement les cases avec un stylo Les questions faisant apparaître le symbole & peuver réponses. Les autres ont une unique bonne réponses. Réponse juste = 1 point. Réponse fausse : -0.5 poin Si vous ne savez pas, il ne vaut mieux pas réponses.	noir pour les bonnes réponses aux questions. nt présenter zéro, une ou plusieurs bonnes t.
Question 1 D'après la déclaration des signa emples fournis, choisissez l'instruction qui perme STD_LOGIC_VECTOR	aux du circuit 9 (voir annexes) et des ex- et de réaliser la conversion INTEGER ->
	R(N);
Question 2 Les performances des ASIC (vitesse	, low-power) sont meilleures que les FPGA ?
☐ Vrai [Faux
Question 3 • Quels sont les langages qui permet description matérielle) ?	tent de décrire un circuit logique (langages de
☐ JAVA ☐ Verilog ☐ Assem	bleur VHDL Langage C

Question 4 Les FPGA sont reconfigurables (programmable)? Faux Vrai Question 5 On considère un signal de type std logic avec trois drivers. Donnez la valeur résolue de ce signal en fonction des valeurs des trois drivers. Rappel de la fonction de résolution du std logic en annexe. Valeurs des drivers : '1','Z','L'. Quelle est la valeur résolue ? ,w, | 'L' | 'Z' ,Х, Question 6 D'après la déclaration des signaux du circuit 9 (voir annexes) et des exemples fournis, choisissez l'instruction qui permet de réaliser la conversion INTEGER -> SIGNED \bigcup V <= TO SIGNED(N,8); \square V <= STD_LOGIC_VECTOR(TO_SIGNED(N)); $V \leq STD \ LOGIC \ VECTOR(S);$ $N \leq TO INTEGER(SIGNED(V));$ \square N <= TO_INTEGER(V); \square S <= TO SIGNED(N,8); $N \leq SIGNED(TO INTEGER(V));$ $V \leq STD LOGIC VECTOR(TO SIGNED(N,8));$ \bigcup V <= TO SIGNED(STD LOGIC VECTOR(N)); \square N <= TO SIGNED(V); Question 7 4 Choisissez les spécifications qui caractérisent le circuit 3 (voir annexes) Registre à décalage Bascule D Latch Multiplexeur 2 vers 1 Bascule D Flip-Flop avec reset asynchrone Circuit combinatoire Circuit synchrone Bascule D Flip-Flop avec reset synchrone Circuit asynchrone Circuit séquentiel Question 8 Dans un process une variable prend sa nouvelle valeur immédiatement ? Faux | Vrai Question 9 On considère un signal de type std_logic avec trois drivers. Donnez la valeur résolue de ce signal en fonction des valeurs des trois drivers. Rappel de la fonction de résolution du std logic en annexe. Valeurs des drivers : '0','W','1'. Quelle est la valeur résolue ? ,0, , X, ,Z' 1,1, Question 10 Les ASIC sont plus adaptés pour de petite production? Vrai Faux Si on considere le circuit 5 (voir annexes), si A change d'etat, combien de temps Question 11

5 ns

12 ns

plus tard F change-t-il d'etat ?

4 ns

'X'

Question 12 L'ensemble du langage VHDL peut être utilisé pour la simulation ou la modélisation? Vrai Faux Question 13 Un FPGA peut comporter un ou plusieurs microprocesseurs? Faux Vrai Question 14 Le langage VHDL est un langage concurrent? Faux Vrai Question 15 🌲 Quelles conditions doit-on respecter pour qu'un process en VHDL mène à la synthèse d'un circuit combinatoire? La liste de sensibilité doit être complète : tous les signaux lus dans le process doivent apparaître dans la liste de sensibilité. Les signaux doivent prendre leurs nouvelles valeurs qu'à la fin du process. Respectez la structure if resest = '1' then ... elsif rising edge(clk) then ... Les sorties doivent être assignés dans tout les cas afin d'éviter les bascule D Latch (verrou) et les boucles de retour. Liste de sensibilité doit inclure le clock et le reset (si il existe) et rien d'autre. Question 16 🌲 Quelles conditions doit-on respecter pour qu'un process en VHDL mène à la synthèse d'un circuit synchrone? Les sorties doivent être assignés dans tout les cas afin d'éviter les bascule D Latch (verrou) et les boucles de retour. Les signaux doivent prendre leurs nouvelles valeurs qu'à la fin du process. Liste de sensibilité doit inclure le clock et le reset (si il existe) et rien d'autre. Respectez la structure if resest = '1' then ... elsif rising edge(clk) then ... La liste de sensibilité doit être complète : tous les signaux lus dans le process doivent apparaître dans la liste de sensibilité. On considère un signal de type std logic avec trois drivers. Donnez la valeur résolue de ce signal en fonction des valeurs des trois drivers. Rappel de la fonction de résolution du std logic en annexe. Valeurs des drivers : 'H', 'W', '0'. Quelle est la valeur résolue ?

'o'

'Z'

L'

Question 18 D'après la déclaration des signaux du circuit 9 (voir annexes) et des exemples fournis, choisissez l'instruction qui permet de réaliser la conversion SIGNED -> STD_LOGIC_VECTOR
$igsqcup N <= ext{SIGNED(TO_INTEGER(V))};$
$\begin{tabular}{ c c c c c c c c c c c c c c c c c c c$
$\square \ \ { m V} <= { m TO_SIGNED(N,8)};$
$\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ $
$igsqcup N <= { m TO_INTEGER(SIGNED(V))};$
$\begin{tabular}{ c c c c c c c c c c c c c c c c c c c$
$\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ $
$igsqcup V <= \operatorname{STD_LOGIC_VECTOR}(S);$
$igsqcup N <= { m TO_INTEGER(V)};$
\square V $<=$ STD_LOGIC_VECTOR(TO_SIGNED(N,8));
Question 19 Choisissez l'instruction ou les instructions qui permettent de réaliser en une ligne de code l'architecture d'un démultiplexeur (ou décodeur) 1 vers 32 afin de compléter le code VHDL du circuit 8 (voir annexes). D étant l'entrée à démultiplexer, Y la sortie et SEL l'entrée de sélection. Rappel de la librairie Numeric_STD en annexes.
$oxed{\ }$ $Y(SEL)<=D;$
$oxed{\ }$ D $<=$ Y(SEL);
$igsqcup Y(ext{to_integer}(ext{signed}(ext{SEL}))) <= ext{D};$
$igsqcup D <= Y(to_integer(signed(SEL)));$
$oxed{\ }$ D $<= { m Y(to_integer(SEL))};$
$igsqcup Y <= \operatorname{SEL}(\operatorname{D});$
$igsqcup Y(ext{to_integer(unsigned(SEL))}) <= ext{D};$
$igsqcup D <= \mathrm{Y(to_integer(unsigned(SEL)))};$
$igsqcup Y(ext{to_integer}(ext{SEL})) <= ext{D};$
Question 20 Les ASIC (Full Custom) sont reconfigurables (programmable) ?
☐ Vrai ☐ Faux
Question 21 ♣ Choisissez l'instruction ou les instructions qui permettent de réaliser un additionneur entre les entrées A, B et C sur la sortie SUM afin de compléter le code VHDL du circuit 6 (voir annexes). Rappel de la librairie Numeric_STD en annexe.
$\ \ \ \ \ \ \ \ \ \ \ \ \ $
$igsqcup { m SUM} <= { m std} { m _logic} { m _vector}({ m A} + { m B} + { m signed}({ m C}));$
$oxed{\Box} ext{SUM} <= ext{A} + ext{B} + ext{C};$
$oxed{ ext{ SUM}} <= \operatorname{std} \operatorname{logic} \operatorname{vector}(A + B + C);$
$\begin{tabular}{ c c c c c c c c c c c c c c c c c c c$

Question 22 & Choisissez les specifications qui caracterisent le circuit 4 (voir annexes)		
Bascule D Latch Bascule D Flip-Flop avec reset synchrone Circuit combinatoire Multiplexeur 2 vers 1 Circuit asynchrone Question 23 L'ensemble du langage VHDL	☐ Circuit séquentiel ☐ Registre à décalage ☐ Circuit synchrone ☐ Bascule D Flip-Flop avec reset asynchrone peut être utilisé pour la synthèse de circuit	
numérique?	peut ette utilise pour la synthèse de circuit	
Faux	☐ Vrai	
Question 24 Les ASIC sont plus flexible que les FPGA?		
Faux	Vrai	
Question 25 & Choisissez les specifications qui caracterisent le circuit 1 (voir annexes)		
Circuit combinatoire Registre à décalage Circuit séquentiel Circuit synchrone Circuit asynchrone	 ☐ Bascule D Flip-Flop avec reset synchrone ☐ Multiplexeur 2 vers 1 ☐ Bascule D Latch ☐ Bascule D Flip-Flop avec reset asynchrone 	
Question 26 D'après la déclaration des signat fournis, choisissez l'instruction qui permet de réalis INTEGER	ux du circuit 9 (voir annexes) et des exemples ser la conversion STD_LOGIC_VECTOR ->	
	$\mathrm{OR}(\mathrm{N}));$	
Question 27 ♣ Choisissez les specifications qui caracterisent le circuit 2 (voir annexes)		
Circuit combinatoire Bascule D Flip-Flop avec reset synchrone Registre à décalage Circuit séquentiel Multiplexeur 2 vers 1	 □ Bascule D Latch □ Circuit asynchrone □ Circuit synchrone □ Bascule D Flip-Flop avec reset asynchrone 	

Question 28 ♣ Choisissez l'instruction ou les instructions qui permettent de réaliser en une ligne de code l'architecture d'un multiplexeur 64 vers 1 afin de compléter le code VHDL du circuit 7 (voir annexes). Y étant l'entrée à multiplexer, D la sortie et SEL l'entrée de sélection. Rappel de la librairie Numeric_STD en annexes.		
Question 29 Dans un process un signal prend sa nouvelle valeur immédiatement ?		
☐ Faux ☐ Vrai		
Question 30 On considère un signal de type std_logic avec trois drivers. Donnez la valeur résolue de ce signal en fonction des valeurs des trois drivers. Rappel de la fonction de résolution du std_logic en annexe. Valeurs des drivers : 'Z','L','H'. Quelle est la valeur résolue ?		
, 'Z,, 'T,, 'H,, M.		