TD n°1: correction

Exercice I analyse d'un système séquentiel synchrone transition based

1. Variables internes (voir le schéma):

Les variables internes sont des variables s'ajoutant aux variables d'entrée et aux variables de sortie. Dans un système synchrone, il y a autant de variables que de bascules.

2. Equations d'entrée des éléments mémoire

On recherche ensuite l'ensemble des fonctions booléennes défiissant les équations d'entrée (d'excitation) des éléments mémoires, soit ici, 2 x 2 fonctions :

$$J_1 = \overline{X}Y_0$$
 $J_0 = X$
 $K_1 = XY_0$ $K_0 = \overline{X \oplus Y_1}$

3. Equations des états suivants et équations des sorties

A partir de la connaissance des fonctions d'excitation et de l'équation caractéristique de l'élément mémoire (ici JK), on recherche l'équation des états qui seront affirmés au moment du top d'horloge. On ajoute l'équation de la sortie qui peut dépendre uniquement de l'état (machine de MOORE), mais également de la sortie (machine de MEALY).

$$Y_1^+ = \bar{x}\overline{Y_1}Y_0 + Y_1\bar{x} + Y_1\overline{Y_0}$$


$$Y_0^+ = \overline{Y_0}x + \overline{Y_1}Y_0x + Y_1Y_0\bar{x}$$

$$Z = X.\overline{Y_0}$$


Il est préferable de développer (forme standard) mais simplifier est inutile et peut engendrer des erreurs

4. Table/diagramme des états codés (transitions)

Une description équivalente à la description algébrique permet de décrire le comportement du circuit sous forme tabulaire ou sous forme graphique, en décrivant la réponse numérique du circuit pour chaque combinaison d'entrée et chaque combinaison d'état possible. La réponse peut être déterminée à partir du bloc diagramme, du chronogramme ou à partir des équations.



On peut noter que la sortie apparaît au niveau des états suivants (table) et des transitions (diagramme), car il s'agit d'une sortie de MEALY.



On peut noter que la largeur de l'impulsion de Z n'est pas régulière car la sortie est de MEALY.

Exercice II: Analyse d'un système asynchrone pulsé




Figure 1: Structure du circuit asynchrone en mode pulsé

- 1. Variables internes (voir schéma)
- 2. Equations des éléments mémoires

$$S_0 = B \qquad \qquad R_0 = A.Y_1 \\ S_1 = A.Y_0 \qquad \qquad R_1 = A.\overline{Y_0} + B$$

3. Equations des états suivants

$$\begin{split} Y_0^+ &= S_0 + \overline{R_0} Y_0 = B + \overline{A.Y_1} Y_0 \\ Y_1^+ &= S_1 + \overline{R_1} Y_1 = A.Y_0 + \overline{A.\overline{Y_0}} + \overline{B.Y_1} = A.Y_0 + \overline{B.Y_1}.Y_0 + \overline{ABY_1} \end{split}$$

4. Equation de la sortie

$$Z = B.Y_0.Y_1$$


 $Z = B.\overline{Y_0}.Y_1$ 4.a Table des transitions (avec codage des états)

Y_1Y_0 AB	00	01	10	11
00	00/0	01/0	00/0	01/0
01	01/0	01/0	11/0	11/0
10	10/0	01/1	00/0	01/1
11	11/0	01/0	10/0	11/0
				$Y_1^+ Y_0^+ / Z_0^-$

On voit aisément que le système n'est pas toujours toujours stable sur un changement de combinaison d'entrées. Par exemple, si on applique 10 sur Y₁Y₀=01, on passe sur 11 et on peut gagner 10 et revenir sur 00.

4.b Table/Diagramme des transitions simplifiée

Le cahier des charges dit que les impulsions ne se recouvrent pas (système pulsé). A=B=1 est donc impossible à observer simultanément. D'autre part, l'analyse de la table montre que les transitions de 01 à 00 et 10 à 00 maintiennent l'état courant car on a un seul changement d'état qui doit se produire par impulsion. On considère alors les impulsions sur une entrée comme le passage de A à 1 et son retour à zéro, le système évoluant sur transition de 0 à 1 mais restant stable sur passage de 1 à 0. Il est donc stable entre 2 impulsions.





Elec1 - Electronique numérique

TD n°2: correction

I Synthèse d'un compteur DCB

A et B. Table des transitions (états codés) et table des excitations

$Y_3 Y_2 Y_1 Y_0$	$Y_3+Y_2+Y_1+Y_0+$	J ₃ K ₃ J ₂ K _é	$J_1 K_1$	$J_0 K_0$
0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 0 0 0 1	0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 0 X X X X X X X X X	XX XX XX	X 1 0 X 1 X X 0 X 1 0 X 0 X X X	1 X X 1 1 X X 1 1 X X 1 1 X X 1 1 X X 1 1 X X 1 X X X X

On peut noter qu'il est plus simple de remplir toutes les transistions identiques que combinaison par combinaison. On note aussi que le bit de poids faible est systématiquement complémenté.

C. Simplification des équations

On détermine sans problème que J₀=K₀=1 à partir de la table des transitions

Y_3Y_2 Y_1	$Y_0 00$	01	11	10
00				
01			1	
11	X	X	X	X
10	X	X	X	X

Y_3Y_2	\mathbf{Y}_0	01	11	10
00	X	X	X	X
01	X	X	X	X
11	X	X	X	X
10		1	X	X

$$\boldsymbol{J}_{3} = \boldsymbol{Y}_{2} \boldsymbol{Y}_{1} \boldsymbol{Y}_{0}$$

$$K_3 = Y_0$$

Y_3Y_2	\mathbf{Y}_0	01	11	10
00			1	
01	X	X	X	X
11	X	X	X	X
10			X	X

$Y_0 = 00$	01	11	10
X	X	X	X
		1	
X	X	X	X
X	X	X	X
•	X	X X X X	X X X 1 1 X X X

$$\boldsymbol{J}_2 = \boldsymbol{Y}_1 \boldsymbol{Y}_0$$

$$K_2 = Y_1 Y_0$$


Y_3Y_2	\mathbf{Y}_0	01	11	10
00		1	X	X
01		1	X	X
11	X	X	X	X
10			X	X

Y_3Y_2 Y_1	Y_0 00	01	11	10
00	X	X	1	
01	X	X	1	
11	X	X	X	X
10	X	X	X	X

$$\boldsymbol{J}_{\scriptscriptstyle 1} = \overline{\boldsymbol{Y}_{\scriptscriptstyle 3}}\boldsymbol{Y}_{\scriptscriptstyle 0}$$

$$K_1 = Y_0$$

D. Mapping des équations (portes ET-OU-NON)




Reamrque: On peut optimiser en surface en utilisant 1 portes ET2 pour J_2 et une porte ET2 pour J_3 au lieu d'une port ET3. On écnomise 2 transistors.

E. Evaluation des perfromances

Fmax=1/2.8+3.5+0.1=1/6.4*10⁹=156 Mhz Si on utilise la solution optimisée en surface, on obtient 119 Mhz

F. compteur BCD aec enable




	en			
Y	=0	=1	$Z_3Z_2Z_1Z_0$	
E0	E1	E0	0000	
E1	E2	E1	0001	
E2	E3	E2	0010	
E3	E4	E3	0011	
E4	E5	E4	0100	
E5	E6	E5	0101	
E6	E7	E6	0110	
E7	E8	E7	0111	
E8	E9	E8	1000	
E9	E0	E9	1001	\mathbf{V}^{+}
E10-E15				•

Elec3 - Electronique numérique


FSM TD n°3 correction

- 1. Machine de Moore car les sorties ne dépendent que des états.
- 2. Evaluation des performances



3. Codage une bascule par état

Nombre de FF= nombre d'états.



4. Codage de Moore

ready r Y IDLE	00 01 10 11	oe we
DEC	ecr lec ecr lec	0 0
ECR	ecr ecr idle idle	0 1
LEC	lec lec idle idle	1 0

Figure 1 Table des états du circuit

Le nombre de FF doit être égale au nombre de sorties <u>si les combinaisons de sortie sont toutes</u> <u>distinctes</u>. Un bit d'état supplémentaire est nécessaire ici pour différencier les 2 premiers états.

ready r_w					
$Y_2 \underline{Y_1 Y_0}$	00	01	10	11	oe we
000	000	000	001	001	0 0
001	010	100	010	100	0 0
010	010	010	000	000	0 1
100	100	100	000	000	1 0
autres	XXX	XXX	XXX	XXX	X X
					Y1+Y0+

Par ce codage, on obtient automatiquement les equations des sorties: $Oe=Y_2$ et $We=Y_1$.

Pour les équations d'entrée des FF:




Figure 2: TK pour D₂




Figure 3: TK pour D₁


Read	y rw			Y ₂ =0
Y_1Y_0	00	01	11	10
00	0	0	1	1
01	0	0	0	0
11	X	X	X	X
10	0	0	0	0

ly rw			(-	$Y_2=1$
00	01	11	10	
0	0	0	0	
X	X	X	X	
X	X	X	X	
X	X	X	X	
	0 X X	00 01 0 0 X X X X	00 01 11 0 0 0 X X X X X X	00 01 11 10 0 0 0 0 X X X X X X X X

$$D_{0} = \overline{Y_{1}} \overline{Y_{0}} \overline{Y_{2}} ready$$

$$D_{1} = Y_{1} \overline{ready} + Y_{0} \overline{rw} \quad oe = Y_{2}$$

$$D_{2} = Y_{0} rw + Y_{2} \overline{ready} \quad we = Y_{1}$$



E. Si la contrainte est de 100 Mhz, on choisit le codage de moore. Si la contrainte est de 80 Hhz, on choisit le codage binaire. Remarque : le codage one hot ne sera jamais choisit.

Elec3 - Electronique numérique

FSM TD n°4 correction

Exercice I

Y X	0	1
A B C D E F	B/0 F/0 E/0 E/0 E/1	C/0 E/0 D/0 E/1 E/0 E/0

Règle Ia : (d-e), (e-f),(d-f) une des contraintes ne peut être satisfaite

Règle Ib : ne s'applique pas

Règle Ic: (b-d),(b-f),(b-e),(c-d)(c-f)(c-e)

alinéa (b-c)

Règle II: (d-e),(e-f) (b-c)

Règle III: (a,b) (a,c) (a,e) (b,c) (b,e) (c,e) ont 2 sorties communes


(a,f) (a,d) (b d) ... ont une sortie commune


La règle II renforce le choix de (d-e) et (e-f).

La regle III renforce ensuite le choix de (b-e) et (c-e). On choisit arbitrairement un des 2 en essayant de maximiser les contraintes ce qui permet de satisfaire au passage soit :

(b-d) et (b-f) si on choisit (c-e) (c-d) et (c-f) si on choisit (b-e).

On positionne finalement A à coté de B (gauche) ou C (à droite) car cela permet (regle III) de satisfaire (A-D) ou (A-F). Il reste deux combinaisons non affectées.





Contraintes d'adjacences retenues (figure de gauche):

Ia (DE) (EF)
Ic (BE)(CD) (CF)
III (AC)

La figure de droite donne une solution alternative

Exercice II

X	0	1	
Q_0	Q ₂ /0	Q ₁ /0	
$Q_1^{"}$	Q₄/0	$Q_{3}/0$	
Q_2	$Q_{3}/0$	$Q_4/0$	
Q_3^-	$Q_{5}^{"}/0$	Q ₆ /0	
Q_4	$Q_{6}/0$	Q ₅ /0	
Q_5	$Q_{0}/0$	$Q_0/1$	
Q_6	$Q_0/1$	$Q_{0}/0$	

Règles heuristiques :

La règle Ia s'applique pour Q_5 et Q_6 adjacents (Q_5,Q_6) car ils ont les memes états suivants Q_0 , Q_0 La règle Ib s'applique pour

 Q_1 et Q_2 \underline{si} Q_3 et Q_4 etats suivants dans des colonnes différentes peuvent être mis adjacents


Q₃ et Q₄ si Q₅ et Q₆ etats suivants dans des colonnes différentes peuvent être mis adjacents.

La regle Ic ne s'applique pas

La regle II on retrouve les contraintes des regles Ia et Ib qui n'ont pas de soucis de placement.

La regle III donne les contraintes suivantes

Contraintes d'adjacence retenues : adjacents (Q_5,Q_6) , adjacents (Q_1,Q_2) , adjacents (Q_3,Q_4) + adjacent (q_0,q_1) , (q_2,q_3) (q_1,q_4)






Figure 1 : 2 solutions équivalentes

Il reste une combinaison non affectée.

TD n°5: correction

Y\X	0	1	2	3
1	6/0	2/0	1/0	1/0
2	6/0	3/0	1/0	1/0
3	6/0	9/0	4/1	1/0
4	5/1	6/0	7/1	8/0
5	5/1	9/0	7/1	1/0
6	6/0	6/0	1/0	1/0
7	5/1	10/0	7/1	1/0
8	6/0	2/0	1/0	8/0
9	9/0	9/0	1/0	1/0
10	6/0	11/0	1/0	1/0
11	6/0	9/0	4/1	1/0

1^è partition

		A(0,0,0,0,)							C	(1,0,1,0))
	1	2	6	8	9	10	3	11	4	5	7
X=0	Α	Α	Α	Α	Α	Α	Α	Α	С	С	С
X=1	Α	В	Α	Α	Α	В	Α	Α	Α	Α	Α
X=2	Α	Α	Α	Α	Α	Α	С	С	С	С	С
X=3	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α	Α

2^è partition

		ļ	4			В		С			D
	1	6	8	9	3	11	4	5	7	2	10
X=0	Α	Α	Α	Α			С	С	С		
X=1	D	Α	D	Α		OK	Α	Α	D		ΟV
X=2	Α	Α	Α	Α		OK	С	С	С		OK
X=3	Α	Α	Α	Α			Α	Α	Α		

3^è partition

		Α		В		С		D		E	F
	1	8	3	11	4	5	2	10	6	9	7
X=0	Е	Е			С	С			Е	Е	С
X=1	D	D		OK	Ε	Ε		OK	Е	Ε	D
X=2	Α	Α		OK	F	F		OK	Α	Α	F
X=3	Α	Α			Α	Α			Α	Α	А

FINALE

	0	1	2	3
Α	E/0	D/0	A/0	A/0
В	E/0	E/0	C/1	A/0
С	C/1	E/0	F/1	A/0
D	E/0	B/0	A/0	A/0
E	E/0	E/0	A/0	A/0
F	C/1	D/0	F/1	A/0