

# 明治大学様 設計サポート確認

ROHM180nm RC抽出について

2023年5月9日 MLSD Co.,Ltd





ROHM180nmのライブラリデータを確認させて頂きました。 まず、ライブラリデータの下記pathに抽出についての資料とデータがあります。

/opt/eda/library/rohm018\_IC6/vdecICdesign

vdecICdesign.pdf :ドキュメント

design、binフォルダ:データ、スクリプト

上記で説明しているフローは、下記になります。

- 1. Calibre検証でLVSエラーフリーにする。
- 2. Synopsys HerculesでLVS実行し、Milkywayデータベース(StarRCで使用するデータ)を作成。
- 3. Synopsys StarRCで抽出実行。

試行してみましたが、Synopsys Herculesのライセンスが無い様で上記2が実行できません。





次に、CalibreでStarRC用のデータを生成する方法があるか調査しました。 下記フォルダにStarRCで抽出するデータがあります。

/opt/eda/library/rohm018\_IC6/models/starrc, startrc2017, starrc2021


上記フォルダには、説明資料がなく、実行時に使用するファイルのみです。 試行してみましたが使い方が不明で上手く動作しないので、 CalibreでStarRC用のデータを生成し、StarRCで抽出実行の方法を調査しました。





CalibreからStarRCでの抽出フローは下記のフローである事がStarRCのユーザマニュアルに記載があります。

Figure 4-5 StarRC Calibre Connectivity Interface Flow



上記フローで実行確認を試行。

抽出フローは次になります。

- ①CalibreでLVSエラーフリーにする。
- ②CalibreでCCIデータを生成する(StarRCで使用するデータ)。
- ③Calibre -queryコマンドでStarRCで使用するデータを生成する。
- ④StarRCを実行し抽出ネットを生成する。





### 試行内容:

実行場所:/export/home/hayato/cadence6/mlsd\_test/cali/lvs2


- ①LVSエラーフリーのデータを用意する。
- ②Calibre LVSでCCIデータを生成する。

LVS実行時にOutputs (Reports/SVDB)のSVDB Databaseの

「Genetate Calibre Connectivity interface Data」を

有効にして実行する。

CCIデータ(Calibre Cnnectivity interface)が生成される。







### 試行内容:

③Calibre -queryコマンドでStarRCで使用するデータを生成する。

LVSでCCIデータを生成したsvdbフォルダを指定して

>Calibre -query svdb(svdbフォルダ) < query.cmd(queryコマンドファイル)

を実行する事により、StarRCで使用するデータを生成します。

>calibre -query svdb < calibre\_lvs\_starrc\_query.rcxt

④StarRCを実行し抽出ネットを生成する。
StarRCを使用してRC抽出を実行します。(run\_rcで実行可能)

>StarXtract starrc.tech

設定により抽出ネットのフォーマットを変更したり、抽出もC(容量)のみやR(抵抗)のみ、RC(抵抗+容量)に変更できます(次項参照)。

抽出したネットは、下記になります。

test rc.spf(NETLIST FORMAT: SPF)

test rc.sp(NETLIST FORMAT: STAR)





### 抽出ネットフォーマット設定:

### **NETLIST\_FORMAT**

Defines the structure and format of the output parasitic netlist.

#### Syntax

NETLIST\_FORMAT: SPF | STAR | SPEF | SBPF | MW | CONLY | NETNAME | NONE

### **Arguments**

Argument	Description
SPF	DSPF 1.0; supports only EXTRACTION: RC with COUPLE_TO_GROUND: YES   NO. Supports coupling capacitors from the 2003.03 release.
STAR	Uses SPICE-like subnode naming conventions. Compact and allows netlist generation of ${\tt EXTRACTION:R}$ and ${\tt COUPLE\_TO\_GROUND:NO}.$ This is the default.
SPEF	Flexible and compact. All names are mapped internally, reducing netlist size. Any StarRC job configuration is supported by this format. SPEF prints the D_NET (detailed parasitics) net type in the output <code>NETLIST_FILE</code> .
MW	For this format, StarRC writes parasitic output into the PARA view of the extracted block in the source ${\tt MILKYWAY\_DATABASE}.$
SBPF	Specifies Synopsys binary parasitic format. This is an interface format to PrimeTime and static timing analysis tools.
	CAUTION: The following commands should not be specified in the StarRC command file with the SBPF output format: NETLIST_SELECT_NETS, NETLIST_COUPLE_UNSELECTED_NETS, CONLY_NETS, ZONE_COUPLE_TO_NET, COUPLE_NONCRITICAL_NETS, SKIP_CELLS_COUPLE_TO_NET and EXTRACTION: C.
CONLY	Outputs only capacitors. This format does not take the pin/port capacitances into account when preparing the coupling report.
NETNAME	Formats internal node names as <pre>netname:0</pre> , <pre>netname:1</pre> , and so on. This makes it easier to determine which nets the parasitics are attached to and makes it easier to probe an RC network.
NONE	Skips the netlist stage.
OA	Outputs the parasitic elements and ideal device in Open Access database format. This allows tools able to read OA to access the parasitic database for analysis and viewing.

# 抽出タイプ設定:

### **EXTRACTION**

Specifies the type of extraction and the scope of the generated netlist.

#### Syntax

EXTRACTION: RC | C | R | FSCOMPARE

#### Arguments

Argument	Description
RC	Extracts both parasitic resistor and capacitor devices and merges them into the original database network to produce a consolidated RC network description of the layout in the specified format.
	This is the default.
С	Extracts only parasitic capacitor devices and produces a merged parasitic layout network description as a SPICE file. The NETLIST_FORMAT command is ignored for capacitance-only extractions.
R	Extracts only parasitic resistor devices and produces a merged parasitic layout network description in the specified format.
FSCOMPARE	Provides a comparison report of a merged layout network description containing only parasitic capacitors, executes a field solver analysis of the layout, and produces report files that describe the accuracy in a comparison of the two results.
	When this option and the FS_EXTRACT_NETS command are specified, the .fscomptot and .fs_compcoup output comparison files always use the layout net names, regardless of the XREF command setting.

### Description

The extraction of parasitic devices is performed only on that portion of the layout network defined by the NETS command, terminating each net at the boundary of the specified SKIP\_CELLS.





電源配線のRC抽出も設定により可能です。

POWER\_EXTRACT: YES

POWER NETS: VDD VDDH ···

### POWER EXTRACT

### Syntax

POWER\_EXTRACT: YES | NO | RONLY | DEVICE\_LAYERS

### Arguments

Argument	Description
YES	Extracts the power nets.
NO	Does not extract the power nets. The power nets are taken into consideration when the signal nets are extracted. However, they are not netlisted and the resulting effect on the signal nets is reported as a grounded capacitance. This is the default.
RONLY	Extracts the power nets for R only and output separately. Creates an additional resistor-only netlist when the NETLIST_POWER_FILE and POWER_EXTRACT: YES commands are used.
DEVICE_LAYERS	Extracts the resistance and capacitance for the power nets whose layers are specified in the mapping file with a device-layer keyword along with all net extraction. (Hercules and Calibre only)

### Description

Selects the power nets to be extracted. The power nets are identified implicitly in a routed Milkyway database or a LEF/DEF layout description. The command to specify the power nets is POWER\_NETS.

Using POWER\_EXTRACT: RONLY creates an additional resistor-only netlist when the NETLIST POWER FILE and POWER EXTRACT: YES commands are used.

With the DEVICE\_LAYERS command argument, you can extract the resistance from selected power nets you define in your mapping file with a device layer keyword.

#### Note:

The DEVICE\_LAYERS command argument and device\_layer keyword are very similar. Use DEVICE\_LAYERS in the command file; use device\_layer in the mapping file. Verify that you have specified them correctly or your results might not be accurate.






### テスト回路:


### 1.87と3.37のインバータ



# レイアウト:



### LVSでエラー無しを確認。







### テスト回路:

### test rc.sp(RC抽出)

```
* | GROUND NET 0
*|NET OUT1 0.0018307PF
*|P (OUT1 0 0 2.540 4.100)
*|I (F20 MM1 d B 0 2.020 7.740)
*|I (F16 MM0 d B 0 1.960 1.600)
Rx0UT1 0UT1 F6 0.001
Ca4 1 F6 0 3.96594e-16
Cq4 2 68 0 3.8275e-16
Cg4 3 67 0 2.75332e-16
Cg4 4 64 0 2.75781e-17
Cq4 5 61 0 2.28509e-16
Cq4 6 F20 0 4.28792e-17
Cg4 7 F16 0 3.27365e-17
R4 1 F6 41 0.01
R4 2 F6 61 0.579941
R4 3 68 67 3.3544
R4 4 68 66 0.1438
R4 5 67 65 0.0774308
R4 6 66 43 0.01
R4 7 66 65 6.6
R4 8 66 64 0.1438
R4 9 65 63 0.0774308
R4 10 64 63 6.6
R4 11 64 61 6.7438
R4 12 63 61 0.0774308
R4 13 F20 43 0.001
R4 14 F16 41 0.001
*|NET IN2 0.0014659PF
*|P (IN2 0 0 7.440 4.100)
*|I (F25 MM2 q I 9e-16 7.690 7.740)
*|I (F13 MM3 g I 3.6e-16 7.660 1.600)
RxIN2 IN2 F5 0.001
Cq6 8 F25 0 1.10277e-16
```

### test\_rc\_power.sp(電源含めたRC抽出)

```
*|NET IN2 0.0014659PF
*|P (IN2 0 0 7.440 4.100)
*|I (F25 MM2 q I 9e-16 7.690 7.740)
*|I (F13 MM3 g I 3.6e-16 7.660 1.600)
RxIN2 IN2 F5 0.001
Cg6 8 F5 0 1.95431e-16
Cq6 9 F25 0 2.77452e-18
R6 7 F5 F25 0.01
R6 8 F5 F13 0.01
*|NET OUT2 0.00176354PF
*|I (F24 MM2 d B 0 7.840 7.740)
*|I (F12 MM3 d B 0 7.840 1.600)
*|P (OUT2 0 0 8.340 4.100)
Rx0UT2 0UT2 F7 0.001
C7 10 F7 F5 3.73924e-16
C7 11 F7 F25 5.87049e-17
C7 12 F7 F13 2.54626e-17
Ca7 13 F7 0 3.24189e-16
R7 9 F24 100 0.001
R7 10 100 97 0.01
R7 11 F12 97 0.001
R7 12 97 F7 0.01
```

```
*|NET VDD 0.00212881PF
*|I (F22 MM1 s B 0 1.840 7.740)
*|P (VDD 0 0 0.340 10.300)
RxVDD VDD F8 0.001
C1 14 154 F20 3.82715e-17
C1 15 154 F6 6.3846e-18
C1 16 154 F4 3.52819e-18
Cq1 17 154 0 3.30872e-24
C1 18 F8 F20 3.39355e-18
C1 19 F8 F21 9.32457e-17
C1 20 F8 F4 2.96079e-16
```


電源VDDの寄生負荷





テスト回路:回路とRC抽出sim

input:回路ネット、rc1:RC抽出ネット、rc2:電源含めたRC抽出ネット



簡単なサンプル回路なので寄生負荷有無でほとんど違いは見られない。





### テスト回路の場所:

回路、レイアウト:/export/home/hayato/cadence6/mlsd\_test

DRC,LVS: /export/home/hayato/cadence6/mlsd\_test/cali/drc,lvs

CIC LVS:/export/home/hayato/cadence6/mlsd\_test/cali/lvs2

(このフォルダに必要なファイルをコピーしてます。)

calibre\_lvs\_starc\_query.rcxt

StarRC: /export/home/hayato/cadence6/mlsd\_test/cali/lvs2

(このフォルダに必要なファイルをコピーしてます。)

bu40n1\_rohm.map\_mod

bu40n1 rohm.nxtgrd 2 mod

starrc.tech(starrcRohm180.techを修正したファイル)

