## 折り返し型ギルバート乗算回路の周波数特性劣化

小島 光

**あらまし** 以前から検討している折り返し型ギルバート乗算回路について、非線形な動作をする乗算回路について小信号 等価回路に手を加え解析を行った。また PMOS の各端子間にキャパシタを付加し、各回路について小信号解析を行った。 キーワード ギルバート乗算回路、小信号解析、非線形回路

## 1. はじめに

以前設計した従来型との比較のために設計した折り返し型ギルバート乗算回路ではサイズの大きな PMOS を使用している。したがって、ゲート面積が増大し寄生容量が大きくなることが考えられる。今週はこの寄生容量について、具体的にどの部分が最も周波数特性劣化の原因として大きいのかを検討した。

## 2. 動作点の変動

MOSFET は流れているバイアス電流に応じて動作点が決まり、小信号では動作点付近で動作するため線形回路として扱うことができる。この時、トランスコンダクタンス  $g_m$  はバイアス電流  $I_d$  を用いて

$$g_m = 2\sqrt{KI_d} \tag{1}$$

と表される。

しかし、現在検討しているような乗算回路 (図 1) では  $V_{CTRL}$  によってバイアス電流が変動する。これにより一定のトランスコンダクタンス  $g_m$  を用いた小信号等価回路による解析は行えない。そこでまず、PMOS のテール電流が一定であるという仮定のもと小信号等価回路の解析を行った。特に、この乗算回路

は完全差動で動作するので今回は図 1 のように左側の半回路についてのみ考える。




図 2 PMOS の部分の小信号等価回路




図 1 検討中の折り返し型ギルバート乗算回路

図2のように電流を決めると、KCL により、

$$i_u = i_l + i_r \tag{2}$$

$$i_l = g_{mp}(v_{pS} + v_d) + g_{dp}(v_{pS} - v_{outl})$$
 (3)

$$i_r = g_{mp}(v_{pS} - v_d) + g_{dp}(v_{pS} - v_{outr})$$
 (4)

と表せる。ここで、 $V_{CTRL}$  の差動成分  $v_d$  が 0 であるとき、 $i_l=i_r$  となる。従って

$$i_l = i_r$$

$$g_{mp}(v_{pS}) + g_{dp}(v_{pS} - v_{outl}) = g_{mp}(v_{pS}) + g_{dp}(v_{pS} - v_{outr})$$

$$\iff v_{outl} = v_{outr}$$

すなわち

$$i_u = 2(g_{mp} + g_{dp})v_{pS} \tag{5}$$

となる。(??) 式より差動信号が入力されていないとき

$$g_{mp} = 2\sqrt{K \cdot \frac{i_u}{2}} = \sqrt{2Ki_u} \tag{6}$$

$$K = \frac{g_{mp}^2}{2i}.$$
 (7)

と表すことができた。次に  $v_d \neq 0$  の場合、左側の PMOS のトランスコンダクタンスを  $g'_{mp}$  とすると、(??)、(??) より

$$\begin{split} g'_{mp} &= 2\sqrt{Ki_l} \\ &= \sqrt{2 \cdot \frac{g_{mp}^2}{2i_u} \cdot \{g_{mp}(v_{pS} + v_d) + g_{dp}(v_{pS} - v_{outl})\}} \\ &= g_{mp} \sqrt{1 + \frac{g_{mp}(v_{pS} + v_d) + g_{dp}(v_{pS} - v_{outl})}{2(g_{mp} + g_{dp})v_{pS}}} \end{split}$$

ここで

$$f(v_d) \equiv g_{mp} \sqrt{1 + \frac{g_{mp}(v_{pS} + v_d) + g_{dp}(v_{pS} - v_{outl})}{2(g_{mp} + g_{dp})v_{pS}}}$$
(8)

とすると、

$$f(0) = g_{mp} \sqrt{1 + \frac{-g_{dp}v_{outl} + g_{mp} \cdot 0}{(g_{mp} + g_{dp})v_{pS}}}$$

$$\approx g_{mp}$$

$$\frac{df(v_d)}{dv_d}\Big|_{v_d = 0} = g_{mp} \cdot \frac{1}{2} \cdot \left\{ 1 + \frac{-g_{dp}v_{outl} + g_{mp}v_d}{(g_{mp} + g_{dp})v_{pS}} \right\}^{-\frac{1}{2}}$$

$$\times \frac{gmp}{(g_{mp} + g_{dp})v_{pS}}$$

$$= g_{mp} \cdot \frac{1}{2} \cdot \sqrt{\frac{(g_{mp} + g_{dp})v_{pS}}{(g_{mp} + g_{dp})v_{pS} - g_{dp}v_{outl}}}$$

$$\times \frac{g_{mp}}{(g_{mp} + g_{dp})v_{pS}}$$

$$\approx \frac{g_{mp}}{2} \sqrt{\frac{g_{mp}v_{pS}}{g_{mp}v_{pS}}} \cdot \frac{g_{mp}}{g_{mp}v_{pS}} = \frac{g_{mp}}{2v_{pS}}$$
 (9)

である。 $v_d \approx 0$  のとき、1 次近似を行うと

$$f(v_d) \approx \frac{df(v_d)}{dv_d} \Big|_{v_d = 0} \cdot v_d + f(0)$$

$$= g_{mp} + \frac{g_{mp}}{2v_{pS}} \cdot v_d$$

$$\equiv g_{mp} + \Delta g_m \tag{10}$$

と表すことができる。したがって、 $v_d\approx 0$  のとき  $(v_d$  が小信号であるとき)PMOS のトランスコンダクタンスの増加分は入力電圧に比例することが分かった。即ち、 $V_{CTRL}$  なる電圧を差動で入力した場合、図 2 の左右の PMOS のトランスコンダクタンスはそれぞれ  $g_{mp}+\Delta g_m,g_{mp}-\Delta g_m$  と表すことができる。

## 3. 回路全体の小信号解析

前章で PMOS についても小信号等価回路で表現することができるということを示すことができた。これにより回路全体についての小信号等価回路を図 3 に示す。

回路全体を小信号等価回路に置き換えることはできたがこれでもまだ複雑である。しかし、本回路中で対応する部分の電流・電圧はそれぞれ異符号かつ等しい絶対値で動作する。従て、対応する部分の片側だけを考えれば事足りる。つまり今回は図 4 のように  $M_{n1}, M_{p1}, M_{p2}$  の小信号等価回路で考えた。




図 4 半回路の小信号等価回路

各部の電流は

$$i_{ul} = g_{mn}v_{in} - g_{dn}v_{pS1} (11)$$

$$i_{ll} = (g_{mp} + \Delta g_m)v_{pS1} + g_{dp}(v_{pS1} - v_{out-})$$
 (12)

$$i_{lr} = (g_{mp} - \Delta g_m)v_{pS1} + g_{dp}(v_{pS1} - v_{out+})$$
 (13)

また、KCL,(??),(??),(??) より

$$i_{ul} = i_{ll} + i_{lr}$$

$$g_{mn}v_{in} - g_{dn}v_{pS1} = 2g_{mp}v_{pS1} + 2g_{dp}v_{pS1}$$

$$v_{pS1} = \frac{g_{mn}}{2g_{mp}}v_{in}$$
(14)

と分かった。ここで差動回路なので  $v_{out-}=-v_{out+},i_{ll}=-i_{rr},i_{lr}=-i_{rl}$  であることを用いると左側の負荷抵抗  $R_L$  を流れる電流  $i_{out-}$  は下向きに

$$i_{out-} = i_{ll} + i_{rl}$$

$$= i_{ll} - i_{lr}$$

$$= 2\Delta g_m v_{pS1} - 2g_{dp} v_{out-}$$
(15)

差動回路なので左側の負荷抵抗を流れる電流  $i_{out+}$  は

$$i_{out+} = -i_{out-}$$

$$= -2\Delta g_m v_{pS1} + 2g_{dp} v_{out-}$$

$$= -2\Delta g_m v_{pS1} - 2g_{dp} v_{out+}$$
(16)




図 3 回路全体の小信号等価回路