


集積回路設計ミーティング

2024年1月22 B4 小島光






今回検証したのは

「Deep Nwellを使用しないNMOSのバルクがソースと短絡されている時にLVSエラーが出るのか」。

左の列は通常のNMOSで、右の列は比較用にDeep Nwellでレイアウトを行った。 (schematic上での区別はなし)






まず、Deep NwellのMOSを4つ並べDRC,LVSエラーフリーにした。

左画像は右上のMOS。 今回はLVSの検証のため配線はつ ながっていればなんでもいい。






レイアウト全体。

左の列のNMOSのDeep Nwell用レイヤーを消した状態。

この状態ではLVSエラーは出な かった。






左列の外側についていたNwell とその電位をVddに釣り上げて いたガードリングを削除。

DRCエラーはなく、 LVSエラーが発生。







Schmaticを書き換え、左上のNMOSのP-guardringの電位をGNDに落とすとLVSエラーは消える。(同じレイアウトでP-guardringのみでもエラーが出ないことを確かめた。)

⇒2重ガードリングならばDeep Nwell を作らなくでもエラーは出ない。 つまり気を付けるしかない。。。















先ほどの $I_d - R_{ref}$ のグラフから、 V_{ref} 毎に所望の電流になる抵抗値を探し、抵抗値での傾き左図 $\left(\frac{dI_d}{dR_{ref}} - V_{ref}\right)$ をプロットした。

 $V_{ref} = 0$ Vの時、 1Ω あたり $7\mu A$ つまり、1%程度の電流が変動。






抵抗値が10%ずれたときに 電流がどれだけ変動するの かが左の図。

電流は抵抗値に対する感度 が高い方が誤差に対する電 流の変動が小さい。





左図は $I_d - V_{ref}$ 特性。

 $V_{ref} = 0.5 \, V$ の時 $\frac{dI_d}{V_{ref}} \approx -1.72 \, mS$ したがって電源電圧が1%ずれると電流は約8 μA 変動することになる。

したがって今回はなるべく小さい 抵抗を使って電圧源で制御する方 が細かく調節できると考える。

まとめ



- Deep Nwellでなくてもバルク端子を基盤以外につないでLVS エラーは出ない。気を付ける。
- モニターにはなるべく小さい抵抗と電圧源で電流を制御する。