

集積回路設計ミーティング

2023/12/11 小島光

目次




- 並列数の変更
- シミュレーションでの確認
- レイアウトの疑問点

並列数の変更




M _A	L	0.18
	W	1.46
	М	32
M _{MA}	L	0.18
	W	1.72
	M	16
M_B	L	0.18
	W	0.44
	М	16
M_MB	L	0.18
	W	0.44
	М	16
M_U	L	0.72
	W	2.16
	М	16
	V _U	0.5
M_L	L	0.72
	W	1.48
	M	32
	V_{L}	0.81



レイアウトの際に並列数が多いと 横長になってしまうので、並列数 を減らしWを大きくした。

シミュレーションでの確認






出力範囲が増加(意図してはいない)。

シミュレーションでの確認






遮断周波数は同程度。

シミュレーションでの確認






入力:0.4 V 制御電圧:0.1 V

倍率が上がっていた。 歪は少し改善した。

レイアウトの疑問点






幅はおよそ $18~\mu$ m程度。

レイアウトの疑問点





PCELLで生成される METAL1が0.22 μ m。 細すぎてVIA1が打てない。

METAL,CNTACTはどこ までグリッドを細かくし てもエラーが出ないのか。