

MOSアナログLSI回路のサインオフ検証の適正化

サクセス インターナショナル 株式会社

https://www.success-int.co.jp/

小川 公裕

https://www.success-int.co.jp/ogawa-kimihiro/

kimihiro.ogawa_si@fc4.so-net.ne.jp

Confidential SUCCESS

MOSアナログLSI回路のサインオフ検証の適正他

目次

- 1. 概要
- 2. 統計に関して復習
- 3. MOSのばらつき、コーナー、標準偏差とNQ値
- 4. 単体MOSのIdsばらつき
- 5. OPアンプの特性ばらつき
- 6. アナログサインオフフロー提案
- 7. まとめ

Confidential

1. 概要

MOSアナログ回路の設計歩留まりを保証するためのサインオフ検証ではデジタル回路のサインオフとは異なる検証方法が必要な事は以前から知られている。

特にデジタルで使われる Fast/Slow と言うドレイン電流 Ids の Max/Min だけに着目した基準では正しい検証が出来ない. しかしながら, 設計現場ではデジタルと同じ考えでの検証方法が伝統的に使い続けられていて, 検証が正しく出来ていないため, 結果的にオーバースペック, アンダースペックの問題を起こしていると推測される。

この講演ではその問題点を再確認しあるべき検証の姿を示す.アナログ設計検証改善への一石となることを願っております。



2. 統計に関して復習






2. Monte Carlo (モンテカルロ) 解析

- Monte Carlo 解析
 - ✓ 回路の解析において、特性分布を近似的に求める手法がモンテカルロ法。 n 回シミュレーションを行い、ある特性値が m 回起これば、その特性値の発 生確率は m/n で近似される。試行回数が少なければ近似は荒い。
- 擬似乱数列
 - ✓ Spice等を使ってモンテカルロ・シミュレーションを行う際、ばらつき変数に乱数を適用する必要がある。擬似乱数列は初期状態によって数列がすべて決定され「真にランダム」ではないが、繰り返し解析する場合に「再現性」が確保され適している。
- 正規分布する乱数
 - ✓ 一様乱数を標準正規累積密度関数に写像することで得られる。

Accumulated Probability



正規分布乱数X





2. 正規分布

平均を μ ,分散を $\sigma^2 > 0$ とする(1次元)正規分布は、次の確率密度関数(ガウス関数)

$$f(x) = rac{1}{\sqrt{2\pi\sigma^2}} \exp\Biggl(-rac{(x-\mu)^2}{2\sigma^2}\Biggr) \quad (x \in \mathbb{R}).$$


を持つ確率分布。この分布を N(μ, σ²) と表す。 (N は"Normal Distribution" の頭文字)。

標準正規分布


特に $\mu = 0$, $\sigma^2 = 1$ のとき、標準正規分布。標準正規分布 N(0, 1) は

$$f(x) = rac{1}{\sqrt{2\pi}} \exp\left(-rac{x^2}{2}
ight)$$

正規分布



累積密度関数







2. 平均、モーメント、分散、標準偏差、歪度、尖度

平均

$$\mu = \sum_{i=1}^{n} x_i / n$$

平均値周りk次モーメント

$$m^{k} = \sum_{i=1}^{n} (x_{i} - \mu)^{k} / n$$

分散

$$\sigma^2 = m^2 = \sum_{i=1}^n (x_i - \mu)^2 / n$$

標準偏差 $\sigma = \sqrt{m^2}$ 3次モーメントから 歪度

$$S = m^3 / \sigma^3$$

4次モーメントから 尖度

$$K = m^4 / \sigma^4 - 3$$

歪度 S: ゆがみ、左右の非対称性 を見る、大きいほど左右非対称



尖度 *K*: とがり、大きいほど裾が広がっている(言葉が逆?) 分布の交差の可能性を見る






2. Percentile & Normal Quantile

Percentile %累積確率 = 回路の歩留まり

Normal Quantile 正規分布の標準偏差 σ を基準とした確率表示

NQ値と%確率=歩留まり

NQ	Percentile		
1	84.1344746069%		
2	97.7249868052%		
3	99.8650101968%		
4	99.9968328758%		
5	99.9999713348%		
6	99.999999013%		




NQ値 Normal Quantile σ_{NQ}






2. %値プロットとNQ値プロット

- NQプロット
 - ✓ 対象の確率密度分布と正規分布 のずれを直観的に示す。
 - ✓ 確率密度を%ではなく、正規分布 σ_{NO} 値で表示する。
 - ✓ 対象が正規分布であれば直線となる。









2. 標準偏差の収束性

- N(0,1) 疑似乱数のサンプル数と $3\sigma_{STD}$ の関係
 - ✓ 設定値の3にはなかなか安定しない
 - ✓ 数100程度のサンプル数では精度が出ないことが分かる





Confidential

2. MCシミュレーション回数

- $3\sigma_{NQ}$ とは 99.87%、即ち 1482個のMCサンプルにやっと不良2個が見つかる
- 4σ_{NO}なら2個/6万サンプル
- 5σ_{NO}なら2個/700万サンプル
- 6σ_{NO} なら 2個/20億サンプル

Simで不良が出なければ、歩留まり100%ということになってしまう。

• このような考察から本発表では $3\sigma_{NO}$ として2000 サンプルを採用

歩留まりの単位

NQ	Percentile	2/(1-Perc.)
1	84.1344746069%	13
2	97.7249868052%	88
3	99.8650101968%	1482
4	99.9968328758%	63149
5	99.9999713348%	6977112
6	99.999999013%	2027189270


2個の不良を 得るためのサ ンプル数



3. MOSのばらつき, コーナー, 標準偏差とNQ値

Confidential

3. 製造ばらつきの例 (65nm nMOS Vthばらつき)








3. PWVTコーナーと遅延ばらつき

P: Process, W: Wire, V: Voltage, T: Temperature

Pばらつき (MOS電流)



3. MOSのプロセスばらつき、コーナーの表現法がい

この講義中に以下の省略表記を使います 例 SS+L @2V, 27℃、 G+L @VT 等


	略記	意味
P + L Global		Global Process Corner, Local Monte Carlo
TT + L Global (PMOS:Typical, N:Typical) Corner, I		Global (PMOS:Typical, N:Typical) Corner, Local MC
	SS + L	Global (P:Slow, N:Slow) Corner, Local MC
FF + L Global (P:Fast, N:Fast) Corner, Local M		Global (P:Fast, N:Fast) Corner, Local MC
	SF + L Global (P:Slow, N:Fast) Corner, Local MC	
	FS + L Global (P:Fast, N:Slow) Corner, Local MC	
	G + L	Global MC, Local MC
	@VT	At Voltage and Temperature

Confidential



3. MOS Ids ばらつきとデジタルコーナー






- ① Fast、Slow 最も保守的、悲観的
- ② Fast、Slow MCが使えない場合 妥当
- ③ Fast、Slow + LocalMC が現在主流



- 悲観性排除
- 楽観性排除





例えばFFコーナー。IdN が 3σ_{NQ} 外の確率は 0.135%=1.35e-3、IdP も 1.35e-3。すると両方同時に外れ る確率は 1.82e-6 で4.63σ相当と、 とても小さい。




3. 特性分布例

- OPアンプのRMS雑音の特性分布例 G + L MC を異なるVT条件で実施
- 左右非対称で正規分布から外れている










3. アナログ回路特性は非正規分布になり易い

- •モデルパラメータ(Vt、Tox等)と回路特性の関係は一般的に非線形
- モデルパラメータが正規分布でもそれを写像した回路特性分布は歪む








3. σ : $\pm \sigma_{STD}$ 、 σ_{STD} \pm 、 σ_{NQ} \pm の求め方

分布が非対称の場合の3種類の3σ値を比較する



$$\pm 3\sigma_{STD} = \mu \pm 3\sqrt{\sum_{i=1}^{n} (x_i - \mu)^2 / n}$$

$$3\sigma_{STD}^- = \mu - 3\sigma_{STD}$$
(左半分)

$$3\sigma_{STD}^+ = \mu + 3\sigma_{STD}$$
(右半分)

$$3\sigma_{NO}^-$$
 = 累積確率(0.13%)のポイント

$$3\sigma_{NO}^{+}$$
 = 累積確率(99.87%)のポイント





3. σ : $\pm \sigma_{STD}$ 、 σ_{STD} \pm 、 σ_{NQ} \pm の違い


- ・ 非正規分布では σ_{STD} と σ_{NO} は一致しない
 - ✓ ±3σ_{STD} 標準偏差

$$\mu \pm 3\sigma_{\text{STD}}$$

✓ 3σ_{STD} ± 片側標準偏差

$$\mu$$
- $3\sigma_{\text{STD}}^-$, μ + $3\sigma_{\text{STD}}^+$

✓ 3_{0NQ} ± 確率99.87%点 3_{0NQ} -, 3_{0NQ} +




 $3\sigma_{NQ} = 0.9986501$ なので、 サンプル数 N = 2000に対して $N \cdot 3\sigma_{NQ} = 1997.3$ つまり $3\sigma_{NQ}$ 相当ポイントは 1997番目と 1998番目の間にある。 これを比例配分すれば良い。 同様に $-3\sigma_{NQ}$ 相当ポイントは 2番目と3番目の間にある。






3. アナログばらつき解析従来フロー





3. 回路特性合否判定例

- 特性の合否判定はスペック値に対して3σ_{NO}=99.87%が達成しているか。
- 下の分布例では σ_{STD} 基準では満たしているが、 σ_{NO} 基準では満たしていない。
- σ_{STD} 基準は過小評価になっている。



3. 高σ複数搭載回路の総合3σ_{NO}歩留まり



- 1チップ上に同じ回路が複数個使用されている場合、全体のシミュレーションはコスト大、よって1個のシミュレーションで全体を推し量る
- (メモリー、CMOSセンサー等)、回路100万個全体が $3\sigma_{NO}$ 歩留まりとは1個当たり $6\sigma_{NO}$

$$\sigma = 1$$
、 $\mu = 0$ (標準正規分布)

AP: 累積確率

$$AP(m\sigma)^n = AP(3\sigma)$$

$$AP(m) = AP(3)^{1/n}$$


$$m = AP^{-1}(AP(3)^{1/n})$$

高σ検証問題



$STD(3\sigma_{NQ})$	0.99865		
回路個数	NQ値		

	11人际	
n	m	
1	3.00	
10	3.64	
100	4.20	
1K	4.69	
10K	5.14	
100K	5.56	
1 M	5.95	
10M	6.31	






4. 単体MOSのIdsばらつき




4. MOSモデルに関して

• 本講座で使用するMOSトランジスターモデルは下記カリフォルニア大学バークレイ校のWebサイトから入手したBSIM3で、ゲート長 100[nm] の架空のものですが、シミュレーション実験には十分使えると考えます。

http://bsim.berkeley.edu/models/bsim3/




アナログ回路ではVthのサイズ依存性をなるだけ排除するためL長は長めを使う。 後に示すOPアンプ回路ではL長を500[nm]に設定している。





4. Spiceに関して

• フリーソフトのLTSpiceを使っています。https://www.ltspice.jp/



MOSアナログLSI回路のサインオフ検証の適正化



4. MOSモデル ばらつき量の設定例

ざっくりだが、 $3\sigma_{STD}$ 値で Local Var 2 + Global Var 2 = 0.15^2 つまり

LocalVar 10.607%, GlobalVar 10.607%

コーナー要素	バリエーション
プロセス P (MOS)	SS、SF、FS、FF
温度 T	-15、27、90 [°C]
電圧 V	1.8, 2.0, 2.2 [V]
回路の素子値	1K, 5K, 20K [Ω]等

$\sigma_{NQ}^{2}(local) + \sigma_{NQ}^{2}(global) = (15/3)^{2} [\%]$
$\sigma_{NQ}(local) = \sigma_{NQ}(global) = 10.607/3 [\%]$
$GlobalVar = Gauss\left(\sigma_{NQ}(global) ight)$
$p \rightarrow p \left(1 + Gauss\left(\sigma_{NQ}(local)\right) + GlobalVar\right)$

	パラメータ p	説明	単位	mean
Nch	Lmin	ゲート長	m	100n
	Wmin	ゲート幅	m	100n
	VTH0	閾値電圧	V	0.3
	Tox	酸化膜厚	m	5n
	U0	易動度	cm ² /Vs	500
	Lmin	ゲート長	m	100n
	Wmin	ゲート幅	m	100n
Pch	VTH0	閾値電圧	V	-0.3
	Tox	酸化膜厚	m	5n
	U0	易動度	cm ² /Vs	250






4. LTspice/BSIM3 パラメータ設定例

```
.params local3S=0.10607 global3S=0.10607
+ globalPvar={Gauss(global3S/3)} globalNvar={Gauss(global3S/3)}
.params VTH0_MN1={0.3*(1+Gauss(local3S/3)-globalNvar)}
+ TOX_MN1={5E-9*(1+Gauss(local3S/3)-globalNvar)}
                                                           G+LMCの場合
+ U0_MN1 = \{500*(1+Gauss(local3S/3)+globalNvar)\}
.params VTH0\_MP1=\{-0.3*(1+Gauss(local3S/3)-globalPvar)\}
                                                           コーナーの場合は
+ TOX_MP1={5E-9*(1+Gauss(local3S/3)-globalPvar)}
                                                           globalvarを0.10607
+ U0\_MP1={250*(1+Gauss(local3S/3)+globalPvar)}
                                                           に固定する
.params Lp0=500n Ln0=500n Wp0=2u Wn0=1u Lsd=1u
.params Lp1=\{Lp0*(1+Gauss(local3S/3)-globalNvar)\}
+ Wp1={Wp0*(1+Gauss(local3S/3)-globalNvar)}
.params Ln1 = \{Ln0*(1+Gauss(local3S/3)-globalPvar)\}
+ Wn1 = \{Wn0*(1+Gauss(local3S/3)-globalPvar)\}
```

Nch: 1u/500n Pch: 2u/500n






FS





4. 500nm PMOS の Ids ばらつき @2V、27°C





4. 500nm NMOS の Ids ばらつき @2V、27°C





Nch: 1u/500n

Pch: 2u/500n



4. 500nm MOS の Ids ばらつき G+L @VT

プロセスは G+L で VT条件を振ってみる

V: (1.8, 2, 2.2) [V] T: (-15, 27, 90) [°C]

この図から


Id最大条件: 2.2V, -15℃

Id最小条件: 1.8V, 90 ℃

と分かる。




4. 500nm PMOS の Ids ばらつき G+L @ VT







4. 500nm NMOS の Ids ばらつき G+L @ VT





5. OPアンプのばらつき特性

Confidential


5. OPアンプのばらつき特性

- OPアンプ例題回路での Monte Carlo 解析と分析を実施。
- 設定するコーナーはVTとPのみで、回路定数はコーナー要因としない。
- 配線ばらつき、経年変化は考慮外。

コーナー要素の例 3240コーナー候補

項目	記号	値	選択肢	
プロセス	P	TT/FF/FS/SF/SS	5	コーナー
電圧	Vdd	1.8/2.0/2.2	3	要因
温度	Т	90/27/-15	3	
回路パラメータ	Cload	20p/ <mark>30p</mark> /45p/70p	4	
	Iref	1u/ <mark>1.5u</mark> /2.5u	3	回路定数
	Rfb	5Meg/10Meg/20Meg	3	一 今回は固定
	Cfb	70u/ <mark>100u</mark>	2	
		コーナー候補数	3240	•









5. OPアンプ ボルテージフォロワー スルーレート

PULSE('Vlow' 'Vhigh' 'Tdelay' 'Trise' 'Tfall' 'Ton' 'Tperiod' 'Ncycles')







5. OPアンプ ボルテージフォロワー スルーレート



スルーレートの測定は 波形の乱れを避けるため Vddの0.3倍から0.7倍 間の最大傾斜とした。









5. OPアンプ ボルテ ージフォロワー スル ーレート Fall, Rise, G+L @ VT

5. OPアンプ ボルテージフォロワー スルーレート 保守的コーナーとの比較 @2V,27℃

• 2V,27℃ において、最も保守的な FF, SF, FS, SS コーナーでも Slew Rate の検証になっていない。4本が固まっている理由は次のスライド。






Confidential






5. OPアンプ ボルテージフォロワー スルーレート Fall, Rise, **G** + **L** @ 2V,27℃

作動回路であるため 、Global変動よりも Local変動が大きく効 くことが分かる。




5. OPアンプ AC解析








5. OPアンプ AC解析









5. OPアンプ AC解析 ゲイン/位相 マージン G+L @VT



5. OPアンプ AC解析 ゲイン/位相マージン G+L @ 2V,27°C

• 2V,27°C において、最も保守的な FF, SF, FS, SS コーナーで、SFコーナー以外 は意味をなしていない。










5. OPアンプ AC解析 ゲイン/位相マージン G+L @2V,27°C


作動回路であるため 、Global変動よりも Local変動が大きく効 くことが分かる。






5. OPアンプ ノイズ解析

Tran解析(ス/レーレート)と同じ回路





5. OPアンプ ノイズ解析





Confidential



5. OPアンプ ノイズ解析 RMS(Vin) G + L @ VT

- MOS単体では Fast: 2.2V -15°C、Slow: 1.8V 90°C という結論。
- MOSの駆動能力が高い方がノイズが小さいと言えそう。






Confidential



5. OPアンプ ノイズ解析 RMS(Vin) @2V,27°C

- 保守的 SFコーナー以外は意味をなしていない。
- Global 15% よりも G+L (各10.6%) の方が広がりが大きい。Localばらつきの影響 大と分かる。






6. アナログサインオフフロー提案




6. アナログ用コーナーMOSモデルの生成

- I. 数百MCで全体像を掴む
- 2. $3\sigma_{NO}$ 相当周辺を詳細にSim追加
- 3. $3\sigma_{NQ}$ 周辺のMOSパラメータ値を補間して $3\sigma_{NO}$ モデルを作成。
- 4. まだ設計が完全には固まっていない 段階なのでほどほどの精度で**OK**。




F/S コーナーではなく 回路特性毎に $3\sigma_{NQ}$ コーナー を生成してコーナー設計を行う







6. アナログばらつき解析フロー提案








6. アナログばらつき解析フロー提案

提案フロー



シミュレーション回数の見積もり

設計ステップ	従来手法	提案手法	MC Sim回数
ティピカル 設計	同じ		0
コーナー 生成	しない	G+L でコーナー モデル生成	特性毎 MC 数百回増加
特性解析	F/S コーナー	個別コーナー	0
歩留まり判定	F/S + L MC	G + L MC	2000回×4 から 2000回に減



7. まとめ

- アナログ回路のサインオフ検証には、デジタルでの考え方が継承されFast, Slow コーナーによる検証が行われている事が多い。これらは FF, FS, SF, SS であり、またMC解析は FF+L、FS+L、SF+L、SS+L となる。
- しかしながら本稿で示したように、差動動作を基本としているアナログ回路においては Fast、Slow コーナーはあまり意味が無く、またMC解析もグローバルばらつきよりもローカルばらつきが重要である。そこで今後のアナログ設計のサインオフ検証フローを提案した。特に検証Sim回数が増える事はない。
- 本発表では非常に基本的なLTspice+EXCELでの実験例を示したが、市販 ツールにはもっと賢い物があり実験計画法や高シグマ、コーナー+MC同時 解析等があるので利用されると良い。



付録



御講演時間(30分(講演25分、質問5分)か60分(講演50分、質問10分))、どのようなお話しを頂けるか、仮仮のタイトルを佐藤宛にメールで送付頂く

- 2020年1月30-31日 @機械振興会館
- 講演時間 60分
- タイトル

MOSアナログLSI回路のサインオフ検証の適正化概要

MOSアナログ回路の設計歩留まりを保証するためのサインオフ検証ではデジタル回路のサインオフとは異なる検証方法が必要な事は以前から知られている. 特にデジタルで使われる Fast/Slow と言うドレイン電流 Ids の Max/Min だけに着目した基準では正しい検証が出来ない. しかしながら, 設計現場ではデジタルと同じ考えでの検証方法が伝統的に使い続けられていて, 検証が正しく出来ていないため, 結果的にオーバースペック, アンダースペックの問題を起こしていると推測される. この講演ではその問題点を再確認しあるべき検証の姿を示す. アナログ設計検証改善への一石となることを願っております.

御発表は頂いた内容で是非御願いしたいのですが、 実は、1月の研究会は学生セッションが予定されていて学生の聴講者が多数予想され、 また学生以外の出席者も必ずしも回路設計および半導体設計を専門としていない者もいるため、 出来ましたら概要的な話(バラツキ、サインオフ、Fast/Slowとはなにかなど)を含めて頂けると助かります。





- 2020年1月30-31日 @機械振興会館
- 講演時間 60分
- タイトル
 MOSアナログLSI回路のサインオフ検証の適正化
 A Proposal of MOS LSI Analog Sign-Off Verification.
- 概要

MOSアナログ回路の設計歩留まりを保証するためのサインオフ検証ではデジタル回路のサインオフとは異なる検証方法が必要な事は以前から知られている. 特にデジタルで使われる Fast/Slow と言うドレイン電流 Ids の Max/Min だけに着目した基準では正しい検証が出来ない. しかしながら, 設計現場ではデジタルと同じ考えでの検証方法が伝統的に使い続けられていて, 検証が正しく出来ていないため, 結果的にオーバースペック, アンダースペックの問題を起こしていると推測される. この講演ではその問題点を再確認しあるべき検証の姿を示す. アナログ設計検証改善への一石となることを願っております.

• In analog MOS circuit sign-off verification to guarantee design yield, it is well known that analog oriented methodology is mandatory, different from digital sign-off. Especially, Fast/Slow digital metric considering only Max/Min of Ids, drain current, is not good enough for analog. However, in analog design, the traditional sign-off methodology based on digital is still widely used, therefore analog sign-off sometimes has some problems such as over-spec or under-spec. In this presentation, I will show the drawbacks of digital sign-off and the recommended analog sign-off flow. I hope this will make a turning point to improve analog design verification.



キーワード

MOSアナログ回路, サインオフ, Fast/Slowコーナー, 設計歩留まり, モンテカルロ解析

Keywords

MOS Analog Circuit, Sign-off, Fast/Slow Corner, Design Yield, Monte Carlo Analysis



2. 信頼区間 Confidence Interval

- 真の確率密度分布再現には無限個のサンプルが必要だが、実際には有限個で 推定しなければならない。
- そこでサンプルから得られた統計値(平均 μ等)の精度評価が必要。
- 一般的に95%信頼区間という考え方が使われる。
- 下の式でサンプルから求めた統計値の精度を知ることが出来る



標本平均 \bar{x} と真の平均 μ の差を分散 σ^2 とサンプル数nで標準化

この差は中心極限定理により標準正規分布 N(0,1) となる

$$(\bar{x}-\mu)/\sqrt{\sigma^2/n}$$

すると95%信頼区間としてのμの範囲は正規分布表から

$$\bar{x} - 1.96\sqrt{\sigma^2 / n} \le \mu \le \bar{x} + 1.96\sqrt{\sigma^2 / n}$$

と計算できる。

95%に相当するNQ値

NQ値と%確率=歩留まり

NQ	Percentile	
1	84.1344746069%	
2	97.7249868052%	




も良い?



2. 信頼区間 Confidence Interval

- 以下の例は70K点の乱数に対して、95%信頼区間を求めている。

• 信頼区間は ± 0.000263 で、 $3\sigma_{STD}$ も同程度ブレるとした場合、歩留まりのブレは $\pm 0.003\%$ に過ぎない。



項目	設定値	測定値	
μ	0	2.00E-04	
$\sigma_{ ext{STD}}$	0.035357 0.035471		
$3\sigma_{ m STD}$	0.10607	0.1064156	
#Sample	_	70000	
Confidence		0.000263	
Interval			

95% 信頼区間		歩留まり	不良率
3σ _{STD} -CI	0.106153	99.859%	0.141%
$3\sigma_{ m STD}$	0.106416	99.862%	0.138%
$3\sigma_{STD}+CI$	0.106678	99.866%	0.134%



2. 信頼度% 対信頼区間

- 95%以外のX%での信頼区間の例
 - ✔ 前項の分布に適用
 - ✔ 通常95%信頼区間を用いるが、信頼度を変えても極端には変化しない



