ギルバート乗算回路における周波数特性改善方針の検討

小島 光

あらまし 以前まで検討していた折り返し型のギルバート乗算回路の問題点である周波数特性劣化の原因が PMOS であると仮定し、これを使わない新たなトポロジについて検討した。

キーワード ギルバート乗算回路, 小信号解析, 周波数特性

フォトニックリザバコンピューティングの学習には高速な積和演算が必要であるが現状、要件を満たすような光を用いた積和演算行えていない。そこでリザバ層の出力を電気に変換しアナログ積和演算を行うことになった。ここで、リザバ層からは7つの出力があり、それぞれに任意の重みをかけ足し合わせる。これを電気で行うには図1のような各ギルバートセルで積算を行い、電流をまとめて和をとる。即ち信号振幅を足し合わせるため7つの信号振幅の和が必要な振幅になる。つまり各セルの出力振幅は全体の1/7が最大となり、S/N比が小さくなってしまうことが問題として考えられる。この問題を改善すべく前回まではPMOSを使用する折り返し型のギルバート乗算回路(図2)について検討してきたが信号振幅を改善できても周波数特性が劣化してしまうことが分かった。




図 1 従来型のギルバートセル




図 2 PMOS を使用した折り返し型ギルバートセル

2. 三端子間に同時に寄生容量がついた場合の小信号等 価解析

周波数特性劣化の原因として PMOS についた寄生容量が考えれる。そこで三端子間に寄生容量としてキャパシタを挿入した小信号等価回路を解析することにより寄生容量の影響を検討する。図 3 に計算の際に考えた小信号等価回路を示す。各部に流




図 3 寄生容量を考慮した小信号等価回路

れる電流が各接点の電位などを用いて

$$i_{ul} = g_{mn}v_{in} - g_{dn}v_{pS1}$$

$$i_{lSG} = i_{rSG} = j\omega C_{GS}v_{pS1}$$

$$i_{lGD} = j\omega C_{GD}v_{out+}$$

$$i_{rGD} = j\omega C_{GD}v_{out-}$$

$$\therefore i_{lGD} + i_{rGD} = 0 \quad (\because v_{out+} = -v_{out-})$$

$$i_{ll} = (g_{mp} + \Delta g_m)v_{pS1} + (g_{dp} + j\omega C_{SD})(v_{pS1} - v_{out+}) - i_{lGD}$$

$$i_{ll} = (g_{mp} - \Delta g_m)v_{pS1} + (g_{dp} + j\omega C_{SD})(v_{pS1} - v_{out-}) - i_{rGD}$$

KCL より

$$i_{ul} = i_{ll} + i_{lGD} + i_{lSG} + i_{lr} + i_{rGD} + i_{rSG}$$

= $i_{ll} + i_{lr} + 2i_{lSG}$

$$g_{mn}v_{in} - g_{dn}v_{pS1} = 2\left\{g_{mp}v_{pS1} + g_{dp}v_{pS1} + j\omega(C_{SD} + C_{SG})v_{pS1}\right\}$$
$$v_{pS1} = \frac{g_{mn}}{2g_{mp} + g_{dn} + 2g_{dp} + j2\omega(C_{SD} + C_{SG})}v_{in}$$

ここで、 $g_{mp} \ll g_{dp}, g_{dn}$ を仮定すると

$$v_{pS1} \approx \frac{g_{mn}}{2\left\{g_{mp} + j\omega(C_{SD} + C_{SG})\right\}} \tag{1}$$

となる。ここで、負荷抵抗に流れる電流は差動半回路の性質より $i_{lr}=-i_{rl}$ となるので,KCL より

$$i_{out+} = i_{ll} + i_{rl} = i_{ll} - i_{lr}$$

である。また、差動半回路であるので対応する電流・電圧は符号 が反対で絶対値が等しいので

$$v_{out} = v_{out+} - v_{out-}$$

$$= R_L(i_{out+} - i_{out-})$$

$$= 2R_Li_{out+}$$

(1) を用いると

$$\begin{aligned} v_{out} &= 2R_L \left[2\Delta g_m v_{pS1} - \{g_{dp} + j\omega(C_{SD} + C_{GD})\} \right] \\ &= \frac{4R_L}{1 + 2R_L \left\{ g_{dp} + j\omega(C_{SD} + C_{GD}) \right\}} \Delta g_m v_{pS1} \end{aligned}$$

ここで、前回のゼミ発表より Δg_m は定数 K を用いて

$$\Delta g_m = 2KV_{CTRL}$$

だったので出力は

 v_{out}

$$= \frac{4KR_L g_{mn} \cdot V_{CTRL} \cdot v_{in}}{\{1 + j2R_L \omega (C_{SD} + C_{GD})\} \{g_{mp} + j\omega (C_{SD} + C_{SG})\}}$$
(2)

と求められた。

折り返し型のギルバート乗算回路でシミュレーションを行い、.op 解析からコントロール電圧毎のパラメータを抽出した。この時のシミュレーション条件を図1に示す。また、この時のシミュレーション波形と.op 解析で得られたパラメータを代入した理論式のグラフを図4、5に示す。

表 1 折り返し型ギルバート乗算回路の素子値

	Process	κ $0.18 \mu \mathrm{m}$	
MOSFET	${ m L}[\mu{ m m}]$	${ m W}[\mu{ m m}]$	finger
M_{p}	0.72	4.27	10
M_n	0.72	4.27	20
${ m M}_{ m C}$	0.72	11.6	40
$V_{dd}[V]$	$V_A[V]$	$V_B[V]$	$V_C[V]$
1.8	1.59	1.09	0.65

$I_{bias}[{ m mA}]$	$I_C[\mathrm{mA}]$	$V_{CTRL}[\mathrm{mV}]$	
4	4	200	




図 4 (2) 式の周波数特性




図 5 シミュレーションから得られた周波数特性

どちらも下から $V_{CTRL}=20\,\mathrm{mV},40\,\mathrm{mV},60\,\mathrm{mV}\cdots200\,\mathrm{mV}$ のときの周波数特性である。二つを比較すると低域利得には数 dB の差があるが遮断周波数はおおよそ近い結果が得られた。(2) 式では虚部にのみ周波数を含んでいるので、やはり遮断周波数

は虚部である寄生容量の値が影響していると考えられる。したがって折り返し型において周波数特性を改善する方法として寄生容量を小さくする、即ちサイズを小さくするといったことが考えられる。

3. 負荷にインダクタを負荷した際の周波数特性

前章ではトランジスタサイズを小さくし、寄生容量を減らすことで周波数特性改善につながるということについて述べたが、別の方法としてインダクタを付加するという方法が考えられる。 集積化を目標にしているため大きなインダクタを乗せることはできないが、シミュレーションによる改善効果を検討することで現実的なサイズのインダクタを付加することが有効な改善方法になり得るかを検討する。図6にインダクタを付加した小信号等価回路を示す。





図 6 負荷としてインダクタを挿入した小信号等価回路

このとき、インダクタは負荷抵抗に直列に挿入したので、(2)式の負荷抵抗に $R_L + j\omega L$ を代入することで利得が求められる。したがって、インダクタを付加した際の利得は



と求められた。コントロール電圧を $200\,\mathrm{mV}$ に固定し、それ以外の条件は 1 と同様の条件でインダクタを付加した際の (3) 式から得られる周波数特性を図 7 に、シミュレーション波形を図 8 に示す。




図 7 (3) 式の数波数特性




図8 インダクタを挿入した時のシミュレーション波形

- 4. 新規トポロジの提案
- **5.** おわりに