5.1 MOSFET におけるキャパシタンス要素

MOSFET キャパシタンスのモデリングを検討する前に、図 5.1.1 にある MOSFET の さまざまなキャパシタンスを理解しよう.通常, MOSFET キャパシタンスは二つのグ ループに分けられ, イントリンシック (intrinsic) とイクストリンシック (extrinsic) なキャ ス接合とドレイン接合間の領域に関連する、イクストリンシックキャパシタンス、あ るいは寄生キャパンタンスは、さらに五つの要素に分けられる. 1) ポリシリコンゲー トとソース, ドレイン間の内部フリンジキャパシタンス, C_{Fr}.;3)ゲートと高濃度の S/D 領域 (そして基板領域) 間のオーバーラップキャパシタンス, C_{GSO}, C_{GDO}(C_{GBO}) トとソース, ドレイン間の外部フリンジキャパシタンス, C_{FO・1}2) ポリシリコンゲー ス,ドレインの接合キャパシタンス,C_{JD},C_{JS}.これ以外のキャパシタンスが図 5.1.1. には示されているが、それらはイントリンシックキャパシタンスである. Cro, Cri および、ゲートに対するソース、ドレイン、基板間のオーバーラップキャパシタンス といったイクストリンシックキャパシタンスの検討を本章で行う. C_{JS}, C_{JD} について パンタンスとされる. このイントリンシックキャパシタンスは, 金属学的意味でのソー で, これらは端子電圧には比較的影響されない.; 4) ゲートと低濃度 S/D 領域間のオー バーラップキャパシタンス, C_{GSOL}, C_{GDOL}, これらはバイアスで変化する. は8章で検討する




図 5.1.1 ヵ チャネル MOSFET : イントリンシック (太字) とイクストリンシック キャパシタンスのいくつかを示す。

イントリンシックキャパシタンスはイクストリンシック部分よりかなり複雑であ る.図 5.1.1 において, C_{GS} はゲートからソースへのキャパシタンス, C_{GD} はゲートか

資討していくように、このイントリンシックキャパシタンスは最大16の相反性のない このイントリンシックキャパシタンスの図は相当簡略化されている。本章でこれから 5ドレインへのキャパシタンス,C_{GB} はゲートから基板へのキャパシタンスである. ドャパシタンス要素からなっている.

5.2 イントリンシックキャパシタンスのモデル

初めに, MOSFET のイントリンシック部分から検討を行う. メーヤーモデル [5.2] の :つの個別キャパシタンス, すなわち, ゲートからソースへのキャパシタンス(Cgr.1), (Cgb)として簡単に取り扱った.このモデルは短チャネルデバイスには不正確で,後述 するように現在ではよく知られている、電荷が保存されないという問題をかかえてい ような初期のイントリンシックキャパシタンスモデルは, MOSFET キャパシタンスを デートから ドレインへのキャパシタンス (Cgu), ゲートから基板へのキャパシタンス 5. しかしこのモデルは広くシミュレータで使われてきており、さらに簡単で効率の 負さのためにオブションモデルとして時折使われている. メーヤーモデルの基本的考 え方と求め方をまず検討したのちに、電荷保存が保証された電荷ベースのキャパンタ ソスモデルを示す

5.2.1 メーヤーモデル

メーヤーモデルにおいてはキャパシタンス表現を求めるために以下の仮定がなされ ている [5.2].

a. MOSFET におけるキャパシタンスは相反的である, ナなわち, $C_{g_0}\!=\!C_{bg'}$, $C_{g_d}\!=\!C_{bg'}$

b. ゲート, ソース, ドレインのバイアスが変化した場合, ゲート電荷 $Q_{\mathfrak{o}}$ の変化率 はチャネル電荷 Qmv の変化率と等しい.

大文字の下付け文字シンボルは、全キャパシタンス(電荷)である。 C_{GS} 、 C_{GD} 、 C_{GB} 、 C_{gd} 小文字の下付け文字シンボルは、単位面積、または、単位長当たりのキャパシタンス(電荷)、 .go.およびCyott, イントリンシック, イクストリンシックの両要素を含んでいる.

5.2 イントリンシックキャパンタンスのモデル

すなわち,

$$\left| \frac{\partial Q_g}{\partial V_{gs}} \right| = \left| \frac{\partial Q_{mw}}{\partial V_{gs}} \right| \tag{5.2.1}$$

$$\left| \frac{\partial Q_{g}}{\partial V_{gd}} \right| = \left| \frac{\partial Q_{mv}}{\partial V_{gd}} \right| \tag{5.2.2}$$

ゲート酸化膜の両側の総電荷は中性で、

$$Q_g + Q_{inv} + Q_{ox} + Q_b = 0 \tag{.}$$

ここで, Q_g はゲート上の電荷, Q_{inv} は反転チャネル内の移動可能なキャリアの電荷, Q_{ov} は界面久陥に関係した電荷, Q_b はチャネル下の空乏層内の基板電荷である.

簡単化のために以下を求める過程では Q_{ox} 要素を無視する、その理由は他の電荷要素に比べて Q_{ox} は小さいからである。したがって,

$$Q_g = -(Q_{im} + Q_b)$$
 (5.2.4)

強反転においてチャネル長方向のチャネル電荷密度は以下となる;

$$Q_{inv} = -Cox(V_{gs} - V_{th} - V(y))$$
(5.2)

ここで、 C_{ox} はゲート酸化膜の単位面積当たりのキャパンタンス、V(y) はチャネル長方向の点yにおけるソース接合を基準とした電位である。

4章で検討したように,

$$I_{ds} = W \mu_s Q_{inv} \frac{dV}{dv} \tag{5.2.6}$$

ここで, μ,はキャリア移動度, Ψはチャネル幅である.

線形動作領域での I_{tb} 表現は、式 (5.2.6) をソースからドレインへ積分することで簡単に求められ、 $V_{gol}=V_{go}$ であることから:

$$Ids = \frac{W\mu_s C_{ox}}{2L} [(V_{gs} - V_{th})^2 - (V_{gd} - V_{th})^2]$$
 (5.2.7)

また, 式(5.2.6)は以下のように書き直せて,

$$dy = \frac{W\mu \iota Q^{inv}}{Ids} dV \tag{5.2.8}$$

チャネル中の総電荷は、

$$QG = -W \int_{0}^{L} Qimdy - QB$$
 (5.2.9)

代(5.2.5), (5.2.8), (5.2.9) を組み合わせて積分すると,

$$Q_G = \frac{2}{3}WLC_{ox} \left[\frac{(V_{gd} - V_{th})^3 - (V_{gs} - V_{th})^3}{(V_{gd} - V_{th})^2 - (V_{gs} - V_{th})^2} \right] - Q_B$$
(5.2.10)

線形領域でのキャパンタンス C_{GS} , C_{GD} , C_{GB} は次の定義から求められる.

$$CGS = \frac{\partial Q_G}{\partial V_{gs}} |V_{gd} V_{gb}|$$
 (5.2.11a)

$$C_{GD} \equiv \frac{\partial Q_G}{\partial V_{gd}} | V_{gS} V_{gb} \rangle \tag{5.2.11b}$$

$$C_{GB} \equiv \frac{\partial Q_G}{\partial V_{gh}} | \nu_{gg, Fgd}$$
 (5.2.11c)

式(5.2.11)に従って式(5.2.10)を微分することにより,線形領域でのゲートキャパシ $^{\gamma_{\gamma_{\lambda_{z}}}}$ Cos, C_{GB} を計算することができる.

$$C_{GS} = \frac{2}{3} WLC_{ex} \left[1 - \frac{(V_{gd} - V_{th})^2}{(V_{gs} - V_{th} + V_{gd} - V_{th})^2} \right]$$
(5.2.12a)

$$C_{GD} = \frac{2}{3} WLC_{ox} \left[1 - \frac{(V_{gs} - V_{th})^2}{(V_{gs} - V^{th} + V_{gd} - V_{th})^2} \right]$$
 (5.2.12b)

$$CGB = 0$$

5.2.12c)

並反転領域において C_{GB} はゼロであると予想できる.その理由は,ドレインから ・スにかけてチャネル内の反転層が基板からゲートをさえぎり,基板バイアス V_{IA} 5.2 イントリンシックキャパンタンスのモデル

※空乏電荷は以下の積分を行うことで求められる.

の変化に対するゲート電荷の応答を妨げるからである.このことは強反転の場合ほぼ 正しい. しかしながら 弱反転, および蓄積領域において C_{GB} をゼロと見なすことはで $V_{ds}{}^{>V_{ds}}$ に対し,式 (5.2.10) 中の V_{ds} を V_{dsal} で置き換えることによりゲート電荷が 求められる.長チャネルデバイスを想定すると, $V_{dout} = V_{gr} = V_h$ でゲート電荷は以下で

$$Q_G = \frac{2}{3}WLC_{ox}(V_{gx} - V_{th}) - Q_B$$
 (5.2.13)

C_{GS}, C_{GD}, C_{GB} を飽和領域で求めるのは容易である.

$$C_{GS} = \frac{2}{3} WLC_{ox} \tag{5.2.14a}$$

$$CGD = 0$$

CGB = 0

(5.2.14c)

(5.2.14b)

式 (5.2.14b) に対する物理的な説明をしておく、飽和領域においてチャネルはそのド レイン端でピンチオフされている. このことはチャネルをドレインから電気的に孤立 させることになり、そのためゲート上の電荷はドレイン電圧の変化に影響されず、そ のキャパンタンス C_{GD} は消滅する.

弱反転領域において、反転層中の電荷は空乏層中電荷に比べ無視することができる ので式 (5.2.4) は,

$$Q_g = -Q_b \tag{5.2.15}$$

長チャネルデバイスに対し基板中の空乏電荷密度は以下で書ける(式(2.3.12)参照):

$$Qh = -C\alpha \gamma \gamma \int \phi_{S} \tag{5.2.16}$$

ここで, アは式 (2.2.3) で与えられる基板効果係数である.

ゆ、は弱反転での表面電位で、以下で与えられる

$$\phi_{S} = \left[-\frac{\gamma}{2} + \sqrt{\frac{\gamma^{2}}{4} + V_{gb} - V_{FB}} \right]^{2}$$
(5.2.17)

$$QB = -W \int_{0}^{L} Qb \, dy \tag{5.2.1}$$

したがって、弱反転領域のゲート電荷総量を計算できる。

$$QG = -QB = W \int_{0}^{L} Qh dy = -\frac{1}{2} WLC_{\alpha x} \gamma^{2} \left[1 - \sqrt{1 + \frac{4}{\gamma^{2}} \left(V_{gb} - V_{FB} \right)} \right]$$
(5.2.19)

式 (5.2.11) に従い式 (5.2.19) を微分することで, 弱反転領域でのキャパシタンス C_{GS} C_{GD} , C_{GB} は以下のように求められる.

$$CGS = 0$$
 (5.2.20a)

$$CGD = 0$$
 (5.2.20b)

$$GB = \frac{WLC_{ox}}{\sqrt{1 + \frac{4}{\gamma^2} (V_{gb} - V_{FB})}}$$
 (5.2.20c)

 $V_{\rm gs}<\!V_{\rm h}$ ならば式(5.2.20a)により $C_{\rm GS}=\!0$ である. $V_{\rm gs}=\!V_{\rm h}$ におけるこの大きな不連続性を 避けるために、 C_{GS} は $V_{gs}=V_{fh}$ での2/3 C_{os} から $V_{gs}=V_{fh}-\phi_B$ でのゼロへと線形的に減少 するという提案がなされた [5.3]. V_g, が V_h 以下になるとチャネル電荷は徐々に減少す ることから納得のいくことである. $(V_{ss}-V_{th}=-\phi_{B}$ の真性条において) 反転層が完全に 式 (5.2.14a) に従うと, 飽和領域で $V_{gr} = V_{th}$ ならば $C_{GS} = 2/3$ Cox である. しかしながら, 消え去るまで, C_{GS} はゼロであってはならない.

蓄積領域においては $C_{GB} = C_{\alpha}$ で, $C_{GS} = C_{GD} = 0$ である [5.3].

図 5.2.1 はメーヤーモデルのキャパシタンスを図示したものである. 図 5.2.2 は C_{GS} , C_{GD} , C_{GB} の V_{gs} との関係を長チャネル MOSFET($L=5\mu$ m) に対し、いくつかの V_{ds} 条件 で上記表現 (式 (5.2.12),(5.2.14), および (5.2.20)) を用いて示している.




図 5.2.1 メーヤーキャパシタンスモデルによるキャパシタンスの表現 C_{JS}, C_{JD} は S/B, D/B のキャパシタンスである.





図 5.2.2 メーヤーモデルにより計算されたキャパシタンス特性

メーヤーモデルの一つの利点は図 5.2.3 に示されるように簡単な等価回路で記述で して広く用いられている.そうではあるが,このモデルは次の節で検討するように電 きることである [5:4]. メーヤーモデルはこの理由と効率の良さで回路設計者に依然と 荷が保存されないという問題をかかえている.



鰡 52.3 MOSFET イントリンシック部のみについてメーセーモデルによるキャパシタンス等値 回路. S_m , S_{mb} はゲート,および基板の伝達コンダクタンスで, v_{gsi} , v_{bsi} は MOSFET イントリンシック部での (ソースを基準とした) ゲート,および基板のパイアスであ

8.2.2 メーヤーモデルの欠点

メーーヤーモデルは簡単で多くの回路用途に用いるのに十分正確であり, SPICE [5:5] 組み込まれてから長い間使われてきた。しかしながら電荷を潜える節点をもった回 / / (SOS)回路[5.7], S-RAM, および スイッチーキャパシター回路[5.8] ではっきり示 5月でれている。これら節点における電荷の積み上がり方がシミュレーションでは間 鼻:(子測される. この問題は MOS のチャージポンプ [54], シリコソーオソーサファ *北 (いる. この問題は, 電荷非保存問題 (charge non-conservation problem) と呼ばれて

の電荷非保存問題は詳細に調べられてきた [5.7-5.9] . MOSFET キャパシタンスをモ //4 化する適切な方法は端子それぞれに電荷を割り当てることである。ということが 開しれている. 準静的仮定 (quasi - static assumption) を用いると時間点1のそれぞれに 14、() これら電荷はその時点における端子電圧の値のみに依存する、そのため一般

$$QG = QG(V_{gs}, V_{gd}, V_{gb})$$

(5.2.21)

$$QS = QS(V_{gs}, V_{gd}, V_{gb})$$
 (5.2.22)

$$QD = QD(V_{gs}, V_{gd}, V_{gb})$$
 (5.2.23)

$$QB = QB(V_{gs}, V_{gd}, V_{gb})$$

$$QB = QB(V_{gs}, V_{gd}, V_{gb})$$
(5.2.24)

ここで判ることは, MOSFET 中のキャパシタンスは任意関数ではありえないことで ある.例えば、 C_{GG} 、 C_{DG} 、 C_{SG} 、 C_{BG} は,必ず以下を満足せねばならない.

$$CGG(V_{gs}, V_{ds}, V_{bs}) \equiv \frac{\partial Q_G}{\partial V_g}$$
 (5.2.25)

$$CDG(V_{gs}, V_{ds}, V_{bs}) \equiv \frac{\partial Q_D}{\partial V_g}$$
 (5.2.26)

$$CSG(V_{gs}, V_{ds}, V_{bs}) \equiv \frac{\partial QS}{\partial V_g}$$

(5.2.27)

(5.2.28)

$$\partial V_g$$
 $CBG(V_{gs}, V_{ds}, V_{bs}) \equiv \frac{\partial Q_B}{\partial V_g}$

そしてデバイス内電荷の総和は、次でえられる電荷中性関係を満たさねばならない。

$$QG + QD + QS + QB = 0 (5.2.29)$$

こうならなければ電荷は保存されないだろう.

電荷非保存問題を解消するために別のキャパシタンスモデルが開発されてきた [5.10] メーヤーに似たいくつかのモデルは電荷保存に関して満足できると報告されている 5.11]. キャパシタンス間の必要な関連性を保つよう注意深く形作られ組み込まれた。 [5.12]. もう一つの手法は,電荷に基づいたモデルである[5.13.5.15]

反性においては、電荷保存を確実なものとするには Q_S が V_{ds} , V_{bs} に、そして Q_D が メーヤーモデルにおける相反性仮定の久点が検討されてきた、メーヤーモデルの相 Vgo, Vboにそれぞれ独立であることが求められる[5.11]. 二重線で囲まれた以下の証明 は興味をもつ読者用のみのためである.

メーヤーモデルにおける相反性仮定に従うと,

$$C_{gs} \equiv \frac{\partial Q_g}{\partial V_{gs}} = C_{sg} \equiv \frac{\partial Q_s}{\partial V_{sg}} = -\frac{\partial Q_s}{\partial V_{gs}}$$
(5.2.30a)

$$C_{gy} \equiv \frac{\partial \mathcal{L}_{g}}{\partial \mathcal{V}_{gy}} = C_{xg} \equiv \frac{\frac{\mathcal{L}_{g}}{\partial \mathcal{V}_{xg}} = -\frac{\mathcal{L}_{g}}{\partial \mathcal{V}_{gy}}}{\frac{\partial Q_{d}}{\partial \mathcal{V}_{gg}}} = C_{dg} \equiv \frac{\partial Q_{d}}{\partial \mathcal{V}_{dg}} = -\frac{\partial Q_{d}}{\partial \mathcal{V}_{gd}}$$
(5.2.30b)

$$C_{gb} \equiv \frac{\partial Q_g}{\partial V_{gb}} = C_{bg} \equiv \frac{\partial Q_h}{\partial V_{bg}} = -\frac{\partial Q_b}{\partial V_{gb}}$$
(5.2.30c)

したがってゲート・ソースの相反性は、 V_{gs} の変化 (ΔV_{gs}) は Q_g と Q_s に対し符号が \oplus で、同じ変化 (ΔQ_g = $-\Delta Q_o$) をもたらすことを意味している.ゲート・ドレインと ゲート・基板の相反性に関しても同様なことがいえる.

電荷保存式 (5.2.3) を V_{gg} に関し徴分し、式 (5.2.30a) より $\partial Q_g/\partial V_{gg}$ を代入すると、

$$\frac{\partial Q_g}{\partial V_{gs}} + \frac{\partial Q_s}{\partial V_{gs}} + \frac{\partial Q_d}{\partial V_{gs}} + \frac{\partial Q_h}{\partial V_{gs}} = 0 \tag{5.2.31}$$

式(5.2.30a) により $-\frac{\partial Q_g}{\partial V_{gs}} = \frac{\partial Q_s}{\partial V_{gs}}$ であるから,式(5.2.31) は,

$$\frac{\partial Q_d}{\partial V_{ox}} + \frac{\partial Q_b}{\partial V_{ox}} = 0 \tag{5.2.32}$$

 $\frac{\partial \mathcal{D}_b}{\partial V_{SS}} = 0$ であり,最終的に式 (5.2.32) にから $\frac{\partial \mathcal{Q}_d}{\partial V_{SS}} = 0$ をえる.

 V_{sd} に関しても同様の解析が成立し、

$$\frac{\partial Q_s}{\partial V_{gd}} + \frac{\partial Q_b}{\partial V_{gd}} = 0 \tag{5.2.33}$$

 $\frac{\partial \mathcal{O}_s}{\partial V_{col}} = 0$ という結果をえる,というのはモデル導出中の仮定に従うと $\frac{\partial Q_b}{\partial V_{gd}} = 0$ だからである.

ると、 $C_{ss}=C_{sg}=dQ_JdV_g$ は、 V_d または V_{bs} などの関数ではありえない、これは物理的で は Q_s は V_{gs} のみに Q_d は V_{gd} のみに,それぞれ依存することが求められる.言い換え 上記の解析によれば、メーヤーモデルの相反性では電荷保存を確かなものとするに

はない、というのはチャネル電荷は V_{ac}と V_{bc}の双方により変調されうる [5.11] からである.MOSFET 中のチャネル電荷は、三つ、あるいはさらに多くのバイアス電圧により制御されることから非相反性という性質をもつ、相反性キャバシターは MOSFET 中のキャパンタンス効果をモデル化するには用いることはできない.

5.2.3 電荷ベースのキャパシタンスモデル

電荷をベースにした手法ではモデルの構築から組込みを通して、主服はキャパンタンスよりもむしろ電荷に置かれている。この手法では MOSFET のドレイン、ゲート、ゾース、基板中の電荷を決め、それらを回路シミュレーションにおける状態変数として用いている。過渡電流とキャパンタンスは、電荷を時間、あるいは電圧でそれぞれ微分することで求められる。電荷をベースにしたキャパンタンスモデルは以下の式が成立する限り、自動的に電荷保存を保証する。

$$QG + QD + QS + QB = 0 \tag{5.2.34}$$

キャパンタンスの電流は、次のように書き直せる。

$$iG = \frac{dQ_G}{dt} = \frac{\partial Q_G}{\partial V_{gh}} \frac{\partial V_{gh}}{\partial t} + \frac{\partial Q_G}{\partial V_{gd}} \frac{\partial V_{gd}}{\partial t} + \frac{\partial Q_G}{\partial V_{gs}} \frac{\partial V_{gs}}{\partial t}$$
(5.2.35a)

$$iD = \frac{dQ_D}{dt} = \frac{\partial Q_D}{\partial V_{db}} \frac{\partial V_{db}}{\partial t} + \frac{\partial Q_D}{\partial V_{dg}} \frac{\partial V_{dg}}{\partial t} + \frac{\partial Q_D}{\partial V_{db}} \frac{\partial V_{db}}{\partial t}$$
(5.2.35b)

$$iS = \frac{dQ_S}{dt} = \frac{\partial Q_S}{\partial V_{Sb}} \frac{\partial V_{Sb}}{\partial t} + \frac{\partial Q_S}{\partial V_{Sd}} \frac{\partial V_{Sd}}{\partial t} + \frac{\partial Q_S}{\partial V_{Sd}} \frac{\partial V_{Sg}}{\partial t}$$
(5.2.35c)

$$i_{B} = \frac{dQ_{B}}{dt} = \frac{\partial Q_{B}}{\partial V_{bg}} \frac{\partial V_{bg}}{\partial t} + \frac{\partial Q_{B}}{\partial V_{bd}} \frac{\partial V_{bd}}{\partial t} + \frac{\partial Q_{B}}{\partial V_{bs}} \frac{\partial V_{bs}}{\partial t}$$
(5.2.35d)

以下の定義をすることで,

$$\begin{cases} C_{ij} = \frac{\partial Q_i}{\partial V_{ij}} & i \neq j, i, j = G, D, S, B \\ C_{ij} = -\frac{\partial Q_i}{\partial V_{ij}} & i = j \end{cases}$$
(5.2.36a)

子とは、

$$\begin{cases} C_{ij} = -\frac{\partial Q_i}{\partial V_j} & i \neq j, i, j = G, D, S, B \\ \\ C_{ij} = \frac{\partial Q_i}{\partial V_i} & i = j \end{cases}$$
(5.2.3)

イして, 式(5.2.35)に式(5.2.36)を代入すると以下が求められる(文献[5.1]参照).

$$\sum_{i \neq j} C_{ij} = \sum_{i \neq j} C_{ji}$$
 (5.2.37)

た (5.2.37) により、16 あるキャパンタンス中 9 個のみが独立である。例えば, C_{gh} C_{gh} C_{gr} C_{hg} $C_$

$$C_{sg} = C_{gg} + C_{gd} + C_{gs} - C_{bg} - C_{dg}$$
 (5.2.38a)

$$C_{sb} = C_{bg} + C_{bd} + C_{bs} - C_{gb} - C_{db}$$
 (5.2.38b)

$$C_{sd} = C_{dg} + C_{db} + C_{ds} - C_{gd} - C_{hd}$$
 (5.2.38c)

そして、C_{gg}、C_{dd}、C_{xx}、C_{bb}は以下となる.

$$C_{gg} = C_{gs} + C_{gd} + C_{gb}$$
 (5.2.39a)

$$C_{dd} = C_{ds} + C_{dg} + C_{db} ag{5.2.39b}$$

$$C_{ss} = C_{sg} + C_{sd} + C_{sb} \tag{5.2.39c}$$

$$C_{bb} = C_{bs} + C_{bd} + C_{bg}$$
 (5.2.39d)

電荷をベースにするキャパンタンスモデルでは 4 端子全てに対する電荷の式が必要となる、すなわち Q_G , Q_D , および Q_B である. Q_G と Q_B は、対応する電荷密度をチャネルにわたって積分することで直接的に求められる [5.13].

$$QG = W \int_{0}^{L} Q_{S} dy \qquad (5.2.40a)$$

$$QB = W \int_{0}^{L} Qb dy \qquad (5.2.40b)$$

$$Q_{INV} = -(Q_G + Q_B) \tag{5.2.40c}$$

Qg と Qb は以下となる.

$$Q_{R(y)} = C_{ox}(V_{gs} - V_{FB} - \phi_s - V_y)$$
 (5.2.41)

$$Q_{b(y)} = -C_{ox}[Vth - VFB - \phi_x - (1 - Abutk)V_y]$$
 (5.2.42)

ここで, A_{bulk} は2章で検討した基板電荷係数である.

 Q_G と Q_B を求めるには、式(5.2.41)にそのまま従う:

$$Q_G = W L C_{ax} [V_{gx} - V_{FB} - \phi_x - \frac{1}{2} V_{ds} + \frac{A_{halk} V_{ds}^2}{12(V_{gx} - V_{th} - \frac{A_{halk}}{2} V_{ds})}]$$
(5.2.43)

$$QB = W LC_{ox} [VFB - Vh + \phi_S - \frac{1 - A_{bulk}}{2} V_{ds} - \frac{(1 - A_{bulk}) A_{bulk} V_{ds}^2}{12(V_{gs} - Vh - \frac{A_{bulk}}{2} V_{ds})}]$$
(5.2.44)

チャネル中の反転電荷総量を計算するのは簡単である.しかしながら,ソースとドレ イン端子上の電荷をモデル化するのが難しい、その理由は、移動可能なチャネル電荷 \mathcal{Q}_{NV} = \mathcal{Q}_D + \mathcal{Q}_S の終量だけが判っていて, \mathcal{Q}_{INV} を \mathcal{Q}_D と \mathcal{Q}_S 〜分ける必要があるからであ る. V_{cb} = 0 では対称であることから, Q_S = Q_D = Q_{INV} I2 に分割されねばいけない. 電荷 分割手法がいくつか,飽和領域($V_{d}{>}V_{deal}$)に対し提案されてきている $^{[5.7,5.8]}$ 、 $^{50/50}$, 40/60, 0/100 といった分割手法であるが, コンパクトモデルでは $X_{P,IRT}$ と呼ばれるバラ メータで通常は区別されている [5.14]. X_{PART}>0.5 の場合 0/100 電荷分割が選ばれ、飽和 領域において Q_S = Q_{NV} , および Q_D =0 と仮定される. X_{PART} =0.5 の場合 50/50 電荷分割 が使われ、ドレイン電荷とソース電荷の比率は 50/50 であるとされる. XPART<0.5 では 40/60 電荷分割が用いられ、飽和領域でのドレイン電荷とソース電荷の比率は 40/60 と

ションと実験によって明らかになっている [5.15]. 40/60 分割のモデル導出の一例が文 40/60 分割は準静的条件では物理的に適切であることが2 次元デバイスシミュレー

$$QS = W \int_{0}^{L} (1 - \frac{y}{L}) Q_{inv}(y) dy$$
 (5.2.45)

$$QD = W \int_{-L}^{L} Qinv(y)dy$$
 (5.2.46)

ここで, 1 はデバイスのチャネル長である.

式 (5.2.45) と (5.2.46) を積分することで、 $Q_{\rm S}$ と $Q_{\rm D}$ に対する以下の表現が長チャネル デバイスの線形動作領域についてえられる.

$$QS = -WLCox(\frac{V_{gs} - V_{th}}{2} - \frac{AbulkVds}{6} + \frac{AbulkVds}{5} + \frac{Abulk^2V_{ds^2}[5(V_{gs} - V_{th}) - 3AbulkVds]}{2})$$
(5.2.47)

$$Q_D = -WLC_{OX}(\frac{V_{gS} - V_{th}}{2} - \frac{AbulkVds}{2} + \frac{Abulk^2Vds}{2} - \frac{Abulk^2Vds}{2}]$$

$$= \frac{Abulk^2Vds^2[5(V_{gS} - V_{th}) - 2.AbulkVds]}{120(V_{gS} - V_{th} - \frac{AbulkVds}{2})}$$
(5.2.)

飽和領域に相当する電荷は上式中の V_{ab} を V_{dan} で置き換えることで求められる。こ の V koa は長チャネルデバイスでは (Vgs-V_{ih})/A_{bulk} に等しい[5.10].

$$Q_D = -WLC_{ox} \frac{4(V_{gx} - V_{th})}{15}$$
 (5.2.49)

$$Qs = -WLC_{ox} \frac{2(V_{gs} - V_{th})}{5}$$
 (5.2.50)

$$QG = W L C_{ox} \left(V_{gs} - V_{FB} - 2\phi_B - \frac{1}{3} (V_{gs} - V_{th}) \right)$$
 (5.2.51)

$$Q_B = W L C_{ox} \left(V_{FB} - V_{th} + 2\phi_B - \frac{1 - A_{butk}}{3} \left(V_{gs} - V_{th} \right) \right)$$
 (5.2.52)

図 5.2.4(a) と (b) に, BSIM3v3 capMod=0 モデルでのゲートバイアスに対する電荷, お よびキャパンタンスを示す [5.17]. これについては, 5.4 節にて詳しく検討を行う. 図 5.2.5 は、ドレインバイアスに対するキャパシタンスのシミュレーションである。

スに対するアドミタンス行列が形作られる。この行列におけるキャパシタンス項の全 電荷の構成式、および電荷のドレインとソース電荷への分割にもとづいて、デバイ

てがゼロでなく, かつ相反性をもたない. C_{sd} と C_{lb} のようなキャバシタンスのいくつがは, 本来的に負の値をとる [5.16]




図 5.2.4 (a) ゲート,基板,ソース,およびドレイン端子の電荷を BSIM3v3 のcapMod=0 モデルでシミュレーションした結果




図 5.2.4 (b) Vgs に対するキャパシタンスを capMod=0 モデルでシミュレーションした結果.




図 5.2.5 (a) V_{cc} に対するゲート,基板,ソース,およびドレイン端子の電荷を BSIM3v3 の capMod=0 でシミュレーションした結果、




図 5.2.5 (b) ドレイン電圧に対するキャパシタンスを BSIM3v3 capMod=0 モデルでシミュレーションした結果.

5.3 イクストリンシックキャパシタンス

イクストリンシックキャパシタンスについて次に解析する. 図 5.1.1 に示されたよう に,イクストリンシックキャパシタンスは 四つの構成要素からなる.ソース・ドレイ ン領域におけるゲートオーバーラップキャパシタンス C_{oo}(C_{GSO}/C_{GDO}, C_{GSO}/C_{GDO}, C_{GBO}), 外側のフリンジキャパシタンス C_{FO} , 内側のフリンジキャパシタンス C_{F1} , そ Cr. Croにつき検討し、ソース・ドレインの寄生キャパシタンスについては8章で検 してソース・ドレインの接合キャパシタンス $C_f(C_{JS}$ と $C_{JD})$ である.本節では, C_{ov} ,

VLSI 回路チップにおけるデバイスサイズの継続的な微細化に伴ない、ゲートからド スと回路性能 (動作速度) を決定づける重要なパラメータである. かなり以前の MOSFET には、ゲートからソース・ドレインへの大きなオーバーラップが存在してい レイン,ゲートからソースへのオーバーラップキャパンタンスを正確にモデリングす ることは、ますます重要になっている、このオーバーラップキャパシタンスはデバイ た.この場合,このオーバーラップキャパシタンスは平行平板のキャパシタンスとし て簡単にモデル化可能である。

$$C_{ov} = \frac{\varepsilon_{ox}d}{T_{ox}} \tag{5.3.1}$$

ここで. Tax は酸化膜厚で, dはゲートからドレイン・ソースへのオーバーラップの

ソース (C_{owGS}) 、およびドレイン (C_{owGD}) での C_{ov} とは別に、ポリシリコンゲートの 一端,あるいは両端で必要となる重なりによってゲートと基板間に寄生キャパシタン スが追加される.このポリシリコンの重なり幅は実際にはデバイスのチャネル長であ る.したがって、ゲートと基板間のオーバーラップキャパンタンスは以下で与えられ

$$C_{ov GB} = C_{gbo}L \tag{5.3.2}$$

ここで, C_{ybo} は単位長当たりのゲート・基板間のオーバーラップキャパシタンスで ある.通常,この C_{ovGB} は C_{ovGD} ,および C_{ovGS} よりかなり小さく,無視することが

上記で検討したオーバーラップキャパシタンスモデルは, SPICE の MOSFET モデル ではかなり以前に用いられ、その当時、モデル精度は今日のような高い基準に合致す

5.3 イクストリンシックキャパンタンス

5必要はなかった。しかし今日のデバイスでは測定されたオーバーラップキャパシタ アスは、上記の式と相当に異なることが見いだされた。デバイス寸法が縮小されるに った。ゲートの周辺長、およびポリシリコンゲートの有限な厚みに関連づけられるフ 図 5.3.1 に示したデバイス構造がフリンジキャパシタンスの解析に使うことができ リンジキャパシタンスは、キャパシタンスに対し大きく寄与するようになっている。

 $5^{[5.18]}$. 図 5.3.1 において、 T_{ox} は酸化膜厚、 X_{p} はボリシリコンゲートの厚みで、接合 深さが Χ, である. αは (ポリシリコン) ゲートの傾斜角度である. このオーバーラッ 、キャパシタンスは、以下の三要素の和により近似が可能である。

a. ゲートとソース・ドレイン間の外側におけるフリンジキャパシタンス C_6 ;

b. ゲートとソース・ドレイン間の直接的オーバーラップキャパシタンス Cov. これ は平行平板キャパシタンスで表現される;

c. ゲートとソース・ドレイン接合側壁間のチャネル側 (内側) に生じるフリンジキャ

これら三つのキャパシタンス要素は、デバイスの単位幅当たり以下の表現により与 えられる[5.18].

$$C_{fo} = \frac{\varepsilon_{ox}}{\alpha} \ln(1 + \frac{X_p}{T_{ox}})$$
 (5.3.3)

$$C_{\rm ov} = \frac{\varepsilon_{\rm ox}(d+\Delta)}{T_{\rm ox}} \tag{5.3.4}$$

$$C_f = \frac{\varepsilon_{ox}}{\beta} \ln(1 + \frac{\lambda_f \sin \beta}{T_{ox}})$$
 (5.3.5)

ここで、∆はオーバーラップ領域の長さについての修正項で、より高次な現象の取 り込みを目的とし次のように与えられる:

$$\Delta = \frac{T_{ox} \left(\frac{1 - \cos \alpha}{\sin \alpha} + \frac{1 - \cos \beta}{\sin \beta} \right)}{2 \left(\frac{\sin \alpha}{\sin \beta} + \frac{1 - \cos \beta}{\sin \beta} \right)}$$
(5.3.6)

β II,

$$\beta = \frac{\pi \varepsilon_{\text{ox}}}{2\varepsilon_{\text{v}}} \tag{5.3.7}$$




図 5.3.1 オーバーラップキャパシタンスをモデル化するための近似構造 |Shrivastava, Fitzpatrick による |5.18||

MOS デバイスのチャネル単位幅当たりで、オーバーラップキャパンタンスの総計は 以下により与えられる:

$$C_{ovt} = C_{fo} + C_{ov} + C_{fi}$$
 (5.3)

注意すべき点は、上記の検討ではオーバーラップキャパンタンスのバイアス依存性 キャパシタンスは端子電圧の関数である. 式 (5.3.5) で与えられる $C_{m{l}}$ は内側フリンジ キャパシタンスの最大値となり、このフリンジキャパシタンスはゲートバイアスがサ を考慮していないことである. 実際には, 特に LDD デバイスではこのオーバーラップ プスレッシュホルドから強反転へと増えていくと小さくなり、デバイスが強反転で動 作すると消え去ってしまう.オーバーラップキャパシタンスのバイアス依存性は,薄 v 酸化膜をもつ LDD デバイスでは無視できないだろう. オーバーラップキャパシタン スのこのバイアス依存性 (主に C,, についてであるが) は, 最近モデル化された [5.17.5.20]. 内側オーバーラップキャパシタンスのバイアス依存性のモデル化は, 依然と して取り組むべき課題である。

5.4 BSIM3v3 のキャパシタンスモデル

上記で検討した MOSFET のキャパシタンスモデルは,個別領域対応のモデルであ る.これらのモデルでは電圧と電荷関係式の異なる組合せが,デバイス動作の様々な 反転の各領域に対し採用されている. モデル式はそれぞれの特定 ラットバンド電圧近くのような遷移領域で, キャパンタンス-電圧(C-1) 特性における 領域において作られている.しかしこの領域毎のモデルは,しきい値電圧,およびフ 铭,

5.4 BSIM3v3のキャパシタンスモデル

下連続点を一般的に含んでいる. これらの不連続点は過渡回路シミュレーションが収 連続性を改善する統一モデルが報告されてきている [5.21.5.22],しかしながらこれら および統一モデルのいずれもが短チャネル効果、ポリシリコンゲー 束しないことの潜在的原因と信じられており、同時にモデルの精度を低下させている. トの空乏化,および近年重要になっているチャネル量子化効果,等を考慮しなかった. の領域別モデル、

したがって、これらのモデルは短チャネルデバイスのシミュレーションには適してい

低消費電力、およびアナログの各用途では、設計者はしきい値電圧近くでの動作に 関心がある、そのため、モデルはサブスレッシュホルドから強反転領域への遷移領域 ル式いずれもが同一の電荷式の組合せから開発されねばならない、そうすることで こおいても正確でなければいけない、適切な振舞いを保証するために, LV と C-Vモデ C_i/l_dが適切に振る購うことになる. BSIM3v3 [5.17.5.23] においては,capMod というモデルパラメータによりユーザが選 異なるモデルの選択肢がいくつかある. capMod は, 0, 1, 2, 3 とある. :apMod=0 でのキャパシタンスモデルは, BSIMI キャパシタンスモデル[5.13]の修正版 である. capMod=1,2で,短チャネル効果をもつ二つのキャパシタンスモデルが使 われる $^{[5.17]}$. capMod=1 と capMod=2 の違いは,capMod=2 は V_{gs} と V_{ds} の両方に対 しスムージング関数を取り入れていて、そのため capMod=1よりも良好な連続性と滑 デルだが、量子効果がモデル化されている、次に、イントリンシック、およびイクス capMod=0では, 長チャネルの電荷に基づいたキャパシタンスモデルが使われる. らかさを持っている. capMod=3:BSIM3v3.2[5.17] のデフォルトのキャパシタンスモ トリンシックのキャパシタンスモデル詳細を示す. べるように,

5.4.1 長チャネルキャパシタンス (capMod = 0)

1. イントリンシック電荷とキャパシタンス

MOS 構造の空間電荷は三つの基本要素からなっている:ゲート電極上の電荷 Q. 基板 の空乏層における電荷 $Q_{
m Br}$ および チャネル領域の移動可能な電荷 $Q_{
m NV}$ である. 次の関 これまで検討してきたように、電荷モデルはキャパシタンスモデルの基礎である. 深が成り立つ,

$$Q_G + Q_{INY} + Q_B = 0$$

(5.4.1)

5.5 キャパシタンスモデルにおけるチャネル長・幅

間の距離が実効チャネル長として特性化されている.電荷とキャパシタンスの振舞い DC, およびキャパシタンスの測定から抽出した実効的チャネル長は一致しないこ DC 電流はソースからドレインへのキャリアの動きに依存し、ソースとドレイン接合 はポリシリコンゲートと基板シリコン間での電気力線の分布にしたがっている。その とが長い間観測されている[5.33]. このことは驚くことではないし,説明可能である. ため, C-V 特性から得られた実効チャネル長は必ずしも DC 電流測定から求めた値と

従来のコンパクトモデルの多くは, LV と C-Vのモデルに同じ実効チャネル長, 幅を 用いている. BSIM3v3 ではそうではない. 電荷とキャパンタンスモデルで用いられる チャネル長, 幅は以下で与えられ、DC モデルで使われるチャネル長と関連がない。

$$L_{active} = L_{drawn} - 2\delta L_{eff}$$
 (5.5.1)

$$W_{active} = W_{drawn} - 2\delta W_{eff}$$
 (5.5.2)

$$\delta W_{eff} = D_{WC} + \frac{W_{LC}}{L^{W_{LN}}} + \frac{W_{WC}}{W^{W_{WN}}} + \frac{W_{WLC}}{L^{W_{LN}}W^{W_{WN}}}$$
(5.5.3)

$$\delta L_{eff} = D_{LC} + \frac{L_{LC}}{L^{L_{LN}}} + \frac{L_{WC}}{W^{L_{WN}}} + \frac{L_{WLC}}{L^{L_{LN}}W^{L_{WN}}}$$
(5.5.4)

 D_{WC} と D_{LC} は \mathbb{L}^{-1} そデルにおける W_{INT} , L_{INT} とは別で,異なるものである. L_{unive} と Waciive はキャパシタンス計算用のデバイス本体部の実効長, および幅である. LV の 場合とは違ってこれらの寸法はバイアスには依存しない、&ஞパラメータは, ソース・ ドレインとゲートへのオーバーラップ長にマスク上のポリシリコンゲートとプロセス (ゲートのリソグラフィー, エッチング, および酸化)によるできあがり上の差を片側 分として加えたものに等しい、総合的には,キャパシタンス測定と FV 測定の双方か ら抽出された実効チャネル長は明確に区別されねばならない、

キャパンタンス手法から求められた Lactive パラメータは, Leff よりも金属学的な接 合長 (物理長)により近いことが見いだされている. BSIM3v3 のキャバシタンスモデル では D_{WC} , D_{LC} のどちらもがモデルカードに設定されない場合, LV と $\mathit{C-V}$ モデルで デバイス実効寸法は同じであるとする (すなわち D_{WC} = W_{NT} , D_{LC} = L_{INT})

5.6 エソト

1. 電荷に基づくキャパシタンスの相反性

多くの人は MOSFET におけるキャパンタンスを通常の二端子キャパンターの集団 と考えている。二端子キャパシターについては、そのキャパシタンスには相反性があ り C₁₂=C₂₁ である. ここで1,2 は端子の節点番号である. いい換えると

$$\frac{\partial Q_1}{\partial V_2} = \frac{\partial Q_2}{\partial V_1} \tag{5.6.1}$$

Eがないので), のいずれかにすぎない. これらはキャパンターのあまりにもよく知ら れた性質であるが、二端子キャパンターに当てはまるにすぎない、三、または四端子 $C_{n} \neq C_{n}$ である。飽和領域において長チャネル MOSFET の C_{gd} と C_{dg} キャパシタンス るゲート電荷の変動であり, C_{dg} はゲートでの電圧変化によるドレイン電荷の変動で 件によりゲートはドレインから分離されるので、ドレイン電圧の変動はゲート端子で さらにまた, C_{12} と C_{21} は定数であるか V_{12} ,あるいは V_{21} の関数であるか (他に電 である MOSFET についてはそのキャパシタンスは一般的に相反性がない、すなわち を考えてみる $^{[5,1]}$ 、キャパンタンスの定義に従うと、 C_{yd} はドレインでの電圧変化によ ある。デバイスが飽和状態で動作しているとすると、ドレイン近くでのピンチオフ条 の電荷に何らの影響も与えない、言い換えると、ゲート電荷はドレイン電圧変化に応 じては変わらずに Cgd はゼロとなるだろう。しかしながらチャネルにおける反転電荷 し、つまり G_{u} はゼロではないだろう、MOSFET キャパシタンスに相反性がない性質 はゲート電圧変化に応じて変わるために、ドレイン電荷 (チャネル電荷の一部) は変化 はシミュレーション、および測定により確認されている。コンパクトモデルにおいて 人為的に $C_{gd} = C_{dg}$ とし C_{gd} を V_{gs} ないし V_{hs} の関数とするならば,そのモデルは不正 確なだけでなくフローティングな回路節点における電荷積みあがりを誤って予測して

上記で検討した非相反性についての混乱と誤解は, "キャパシタンス"という用語に より引き起こされているのかも知れない. 人によっては、三,または四端子デバイス でのキャパシタンスを別名称としたいかもしれない、トランスキャパシタンス、これ は一般的に相反性をもたない。

2.準静的 (quasi-static :QS) 仮定と非準静的 (non-quasi-static:NQS) 効果

強調すべきことは、この章で検討したキャパンタンスモデル全てが準静的仮定に基 づいていることで, つまり電荷は電圧変化に何の遅れもなく即座に追従する. 言い機 えると, 信号は(デバイスの走行時間に比べて)ゆっくりと変わるのでチャネル電荷は 常に定常状態にある. 既に見いだされているのは, 文献[5.1]にある経験的手法によっ て QS 仮定はデジタル用途での短チャネルデバイスに適用できることである.

$$T_R > 20\tau_d \tag{5.6.2}$$

ここで, Γ_R は入力信号の立ち上がり時間, au_d はソースを離れてドレインに到着する キャリアの走行時間である。

文献[5.1]によると, tuはチャネル長と Vgに依存する.長チャネルデバイスに対し

$$a = \frac{0.4L^2}{\mu(V_{gs} - V_{th})}$$
 (5.6.3)

こで, L はデバイスのチャネル長, μ はキャリア移動度, Vg はゲートバイアスで あり, Vnはしきい値電圧である.

速度飽和効果が顕著である短チャネルデバイスに対しては, tuは以下で与えられる.

$$\tau_l = \frac{L}{\nu_{sat}} \tag{5.6.4}$$

ここで, V,su はキャリア飽和速度である.

上記の表現にしたがって, QS モデルの限界を見積もることができる. n チャネル MOSFET を例とし,ν_{sctt} = 1×10⁵ m/s,走行時間 τ_d はチャネル長 0.25 μm のデバイスに 対し 2.5 ps と仮定する. したがって T_R が 50 ps より大きければ, QS の仮定は有効であ ると考えられる. デジタル回路ではクロック周波数は通常 1/207g であるので, QS 仮定 は 0.25 μm 技術では 1 GHz のクロックに対して有効である.チャネル長が短くなるに つれ、その走行時間は減少するので QS 仮定は大抵のデジタル用途に適用可能である.

しかしながら,無線周波数 (Radio Frequencies: RF) での高周波アナログ用途におい ては状況は異なるかもしれない. いくつかの問題が見いだされている:n チャネル MOSFET でチャネル長 1 μm 以上, p チャネル MOSFET でチャネル長 0.7 μm 以上のデ バイスに対して,動作周波数が 5 GHz より高い RF 用途で QS 仮定に基づくキャパシ

別数であって現在の電圧だけで決まらないということである. NQS モデルは BSIM3v3 ソンスモデルを用いる場合である[5.34]、このような高い動作周波数においては回路の 正確なシミュレーションを保証するために, NQS(non-quasi-static : 非準静的) モデルが ②要とされる.NQS C-V モデルを開発する難しさは、端子での電荷が端子電圧履歴の 二組み込まれ、10章で検討を行う。

3 電荷分割

電荷に基づくキャパシタンスモデルは電荷保存を保証する。しかしながらこの手法 9で使われる現在の電荷ベースモデルにおいては、三つの異なる電荷分割手法が存在 ?は、反転電荷をドレインとソースの電荷に分割する必要がある、チャネル電荷をソー くとドレインにどのように適切に分割するかは難しい課題であり、電荷に基づくキャ 、シタンスモデルが現れて以来,解決されていない、先に示したように回路シミュレー 「る. すなわち, 50/50, 40/60, および 0/100 の分割で, これらは回路シミュレーショ /内で X_{PART} というパラメータで区別されている.

 $50/50(X_{PART}=0.5)$ は分割手法中もっとも単純なもので、反転電荷はソースとドレイ /に等しく分けられる. 単純ではあるが2次元シミュレーションデータをよく近似し ここることが判っている.

 $_{L}$ がある. その条件としては $_{
m n-MOSFET}$ の $V_{
m g}$ を急速に立ち上げて $V_{
m in}$ を横切らせる場 $40/60(X_{PAR7}<0.5)$ は三つの分割手法中もっとも物理的なモデルである. しかしなが 5, 40/60, および 50/50 モデルのいずれも非物理的なマイナスの $I_{\rm h}$ パルスを生じるこ 合で,ドレイン端子が高い電圧,例えば V_{dd} であっても発生する.これは V4周辺に おける Vgr で NQS 効果が大きいためである.

かに開発され、飽和領域において全反転電荷をソース電極に割り当てている. この電 $0/100(X_{PAR}P^{>}0.5)$ 分割手法は負のドレイン電流スパイクの発生を人為的に抑えるた ソース電流のスパイク 荷分割手法では線形領域でドレイン電流スパイクをもたらし、 問題もさらに悪化させることに注意しなければいけない。

ションへの精度要求に十分見合っている. しかしながら V_{xx}=V_{th} においては過渡時間 これらの定数的電荷分割手法は、前述したようなロジックゲート遅延のシミュレー が大変長くなり, 全ての QS キャパシタンスモデルについて非物理的な人工的現象が 容易に見いだされる

4. オーバーラップキャパシタンス

先に触れたように、オーバーラップキャバンタンスはいくつかの異なる要素に分けられる。そのオーバーラップの様々な要素を個別に測るのは極めて難しい (不可能でないとしても). 2 次元, または 3 次元デバイスシミュレーションが複雑なキャパンタンスモデルのパラメータを抽出するのに必要かもしれない、キャパンタンスモデルを単純 ビ保ち, できるだけ少ないパラメータとするには十分な理由である。表 5.5.1 に、さまざまなキャパンタンス要素のバイアス依存性をまとめている。ここで判るのは、直接 的なオーバーラップキャパンタンスと内側のフリンジキャパンタンスのいずれもがバイアス依存性をもつということである。しかしながら、その内側フリンジキャパンタンスのいずれもがバイアス依存性をもつということである。しかしながら、その内側フリンジキャパンタンスのいばながが、その内側フリンジキャパンタンスのいばなが、シスは空乏領域で最も大きな値をとることは確実であり、強反転領域で消滅する。その相当は、反転層がソース・ドレインとゲート間の結びつきを遮断するからである。 内側フリンジキャパンタンスのバイアス依存性モデリングが大変難しく、現状ではコンパクト MOSFET モデルで扱えないことから何らかの問題を回路シミュレーションに及ぼすかもしれない、特に、キャパンタンスモデルが重要なアナログ、および高周 波用途に対し問題である。

表 5.6.1 NMOSFET における寄生キャパシタンスのパイアス依存性

キャパシタンス要素	パノセン汗サは		
	ハイノ人政中臣	モデリング性	モデル状況
ロナ オーバーラップキャパシタンス	<	松	あり
P- オーバーラップキャパンタ ンス	¥	中程度	あり
外側フリンジキャバシタンス	なし	鉠	4¢ ==
内側フリンジキャパシタンス	¥	国難	£ 62
S/D 接合キャパンタンス	K	# ## ## ## ## ## ## ## ## ## ## ## ## #	i D s
外側側壁キャパシタンス	К	in 谷 8 略	8 48 2 2
内側側壁キャパシタンス	X	中程度) 48 E

BSIM3v3 は C_{f} のバイアス依存性を含んでいない.しかしながらオーバーラップソース・ドレインキャパシタンスのバイアス依存性は,まさしく考慮している. $C_{GDO}^{\prime}C_{GSO}$ は V_{gol} および V_{gol} がゼロでのオーバーラップキャパシタンスと見なせる.

れらのパラメータはゼロバイアスでの測定データから抽出されるものだが、強反転で の使用には向いていないかもしれない点である.この動作領域では,内側のフリンジ キャパシタンスが現れなくなることが原因である。したがって回路用途によっては その速度遅延はモデル精度を判断するための性能指数としてよく使われる、既に見い ゼロバイアスでの測定特性は、外側と内側のフリンジキャパシタンスとオーバーラッ アキャパシタンスのいずれをも含んでいる. ユーザが意識しないといけないのは, こ 3SIM3v3のオーバーラップキャパンタンスを使うためにユーザは異なる手法を採用 め、オーバーラップキャパシタンスのバイアス依存性を無視 $(C_{GDL}$, C_{GSL} を 0 に設 オーバーラップキャパンタンスのバイアス依存性はより重要となる。その場合の実務 だされているのは、バイアス依存のオーバーラップキャパシタンスをシミュレーショ ンに含めても回路の遅延時間変化は大して大きくない(2%以下)ことである. そのた 定)でき、デジタル用途で用いる回路遅延にあうように C_{GDO} , C_{GSO} に対するオーバー 均手法は、 C_{GDO} 、 C_{GDL} 、および C_{KAPPA} の値をオプティミゼーションによって一緒に **抽出することである. 著積から空乏を経て強反転までの全動作領域において, 測定さ** 可能である.例えばデジタル回路において,回路,例えばリングオシレータとすると, ラップキャバシタンスの一定値を設定できる. しかしながらアナログ用途に関しては, れたオーバーラップキャパシタンス特性にできるだけよく合うようにする。

5. キャパシタンスモデルにおけるフラットバンド電圧パラメータ ½

フラットバンド電圧は MOSFET キャパンタンスモデルにおいて重要なパラメータである. capMod = 0 モデルではフラットバンド電圧はモデルパラメータとして取り扱われ, DC とキャパンタンスモデルにおいて異なる V_{th} モデルが使われる. しかしながら BSIM3v3 における capMod > 0 キャパンタンスモデルでは、 $LV \geq C - V$ モデルのずれにも同じしきい値電圧が使われ、そのしきい値電圧は測定した LV データを用いて評価される. したがってフラットバンド電圧パラメータ v_{th} は、以下の式にしたがって V_{th} から計算できる.

$$v_{lh} = V_{th} - \phi_s - K_{IOX} \sqrt{\phi_s - V_{hseff}}$$
 (5.6)

ここで、 V_h はしきい値電圧で、 K_{IOX} は3章で定義されたモデルパラメータである、 V_{Ih} が不均一な不純物分布、短チャネル、および狭チャネル効果を含んでいる以上、この計算された v_{Ih} パラメータもこれらの効果を含んでいる、フラットバンド電圧が不

均一不純物分布,および短チャネル効果にどう依存するかの検討結果が報告されてい z [5.36] 式 (5.6.5)で計算された % パラメータは、蓄積と空乏の両領域の境界を決めるのに使われている.したがってこの値は蓄積から空乏への遷移領域近辺で、キャパンタンスモデルの精度に影響を与える.しきい値電圧の適切な特性化手法:LVと C-Vの双方を考慮したもの,が、C-Vモデル精度の確保に必要であろう.測定された LVデータから V_nの抽出に推奨される手法は、C-V測定による V_nに見合うことが判っている [5.31].

ここで指摘すべき点は,上に述べた検討でのしきい値電圧は y_0 の計算に式 (5.6.5)を用いるので,ドレイン電圧が小さく基板バイアスはゼロで測定されねばならないことである.BSIM3v3.1 においては y_0 パラメータの組込みが不適切で,式 (3.4.25)で与えられるバイアス依存の V_{th} 表現が式 (5.6.5)に使われている.このことは y_0 のバイアス依存性をかなり大きめにし,蓄積領域において連続性に何らかの問題を引き起こす.BSIM3v3.2 の組込みにおいては, V_{th} の短チャネル,および狭チャネル効果におけるバイアス依存性は式 (3.4.25) において除かれ,この問題を修正しモデル連続性が改良されている.

$$V_{th} = V_{th} acx + K_{LOX} \left(\sqrt{\phi_s - V_{hxeff}} - \sqrt{\phi_s} \right)$$

$$+ K_{LOX} \left(\sqrt{1 + \frac{N_{LX}}{L_{eff}}} - 1 \right) \sqrt{\phi_s} + K_J \frac{Tox}{W_{eff} + W_0} \phi_s$$

$$- D_T TO \left(\exp(-D_T T_I \frac{L_{eff}}{2h_0}) + 2 \exp(-D_T T_I \frac{L_{eff}}{h_0}) \right) \left(V_{hi} - \phi_s \right)$$

$$- D_T To_h \left(\exp(-D_T T_{hy} \frac{W_{eff} L_{eff}}{2h_{h_0}}) + 2 \exp(-D_T T_{hy} \frac{W_{eff} L_{eff}}{h_{h_0}}) \right) \left(V_{hi} - \phi_s \right)$$

$$(5.6.6)$$

6. $C_{LC} \geq C_{LE} \mathcal{N} \supset \lambda - \Delta$

圧でゲート電圧を増すにつれて,飽和電圧は, f_f がその最大値から減少し始める点を決めている [5.38]. C_{LC} と C_{LE} を正確に決めることが BSIM3v3 でのキャパンタンスモデルを使うのに必要である.

 C_{LC} と C_{LE} パラメータは強反転領域にあるさまざまなL のデバイスに対して,異なる V_{go} 条件における C_{gd} vs. V_{Go} 特性の測定結果から抽出が可能である.

7. Vdx=0 での非対称性

モデルの対称性は MOSFET キャパンタンスモデルに望まれる特徴である。その理由は、実際の MOSFET が対称であり,同時に収束性を改善するかもしれないからである。 対称性を考慮すると,いくつかのキャパンタンスは $V_{ck}=0$ で等しくなければいけない、例えば, C_{gd} と C_{gs} , C_{cdd} と C_{ss} , C_{hd} と C_{hs} である。しかしながらこのような対称性は,BSIM3v3 のキャパンタンスモデルでは成立していない。 C_{hd} と C_{hs} といったトランスキャパンタンスは $V_{ck}=0$ で非対称を示し,これを図 S_{cdd} と C_{cdd} と C_{cdd}




図 5.6.1(a) Vds の関数として C_{SS} , C_{DD} のシミュレーション. V_{d} =0 で C_{SS} $\neq C_{DD}$ であり非対称性の存在を示している.




図 5.6.1(b) V_{dc} の題数として C_{BD} と C_{BS} のシミュレーション V_{dc} = 0 で C_{BD} $\star C_{BS}$

この問題は、基板バイアス依存性の全てを式中で $(V_{bd}$ を全く使わず) V_{bs} 項によりモデル化していることに起因する。この問題が明らかになっているので、ユーザはモデルの限界を知っている必要がある。

8. C-V モデルパラメータ

BSIM3v3 C-V モデルパラメータを表 5.6.2 に示す.

表 5.6.2 C-V モデルパラメータ

モデル式中	ソースコード			
ツンボラ	中ツンボラ	中	デフォルト値	五
capMod	capmod	キャパンタンスモデル セレクター	3	### ## ###
X_{PART}	xpart	電荷分割パラメータ	0	757
C_{GSO}	cgso	チャネル長当たりの非 LDD 領域ソース・ゲートオーバーラップキャパシタンス	計算される	F/m
C_{GDO}	opåo	チャネル長当たりの非 LDD 領域ドレイン・ゲートオーバーラップキャバ シタンス	計算される	F/m
C_{GBO}	cgpo	チャネル長当たりのゲート・基板 オーバーラップキャパシタンス	0.0	F/m
C_{GSL}	cgsl	低濃度ソース・ゲートオーバーラッ ブキャパシタンス	0.0	E/m

表 5.6.2 C-V モデルパラメータ (つづき)

モデル式中	¥−⊏X−√			
シンボラ	中シンボル	功容	デフォルト値	単位
C_{GDL}	cgdl	低濃度ドレイン・ゲートオーバー ラップキャパシタンス	0.0	F/m
Скарра	скарра	低濃度領域オーバーラップキャパシ タンス係数	9.0	F/m
C_F	cf	フリンジ電界キャパンタンス	計算される	F/m
$C^{\Gamma C}$	clc	短チャネルモデル用定数	1.0×10 ⁻⁷	E
C_{LE}	cle	短チャネルモデル用指数項	9.0	なし
D_{LC}	dlc	チャネル長オフセットフィッティン グパラメータ	lint	E
D_{HC}	dwc	チャネル幅オフセットフィッティン グパラメータ	wint	Ε
V_{FBCV}	vfbcv	フラットバンド電圧パラメータ (capMod = 0 のみ)	-	>
N_{OFF}	ffou	Vgsteff.cv 用 C-V パラメータ	1.0	なし
VOFFCV	<i>soffer</i>	C.V.モデルにおける弱反転から強反転 での V _n オフセット電圧パラメータ	0.0	>
ACDE	acde	蓄積と空乏領域における電荷層厚み 指数係数	1.0	Л/ш
Moin	moin	ゲートバイアス依存表面電位係数	15.0	V ^{17,2}
L_{LC}	IIc	C-Vモデルにおけるチャネル長オフセットのチャネル長依存係数	r.	m ^{TTN}
Lwc	hvc	C-V モデルにおけるチャネル長オフセットのチャネル幅依存係数	Lw	m ^{LW,N}
LWLC	hvlc	C-Vモデルにおけるチャネル長オフ セットのチャネル長・幅依存係数	LwL	m ^{LWN+LLN}
W_{LC}	wlc	C-Vモデルにおけるチャネル幅オフセットのチャネル長依存係数	W_L	m ^{WLN}
IF IFC	Эмм	C-Vモデルにおけるチャネル幅オフセットのチャネル幅依存係数	Ww	m
WWLC	wwlc	C.V.モデルにおけるチャネル幅オフセットのチャネル長・幅依存係数	WwL	m ^{WLN+WWN}