磁界共鳴方式ワイヤレス電力伝送の周波数特性に着目した FSK 変調方式電力・データ同時伝送システムの設計 (46p)

1 序論 (4p)

1.1 研究背景 (3p)

無線電力伝送,あるいは電力とデータの同時伝送について,その現状あるいは課題などを述べる.特に,医療用の埋め込み機器等の分野において,電力とデータを同時に伝送するシステムの研究開発が進められていることを,適宜参考文献を提示して述べる.

1.2 研究目的 (1p)

電力とデータを同時に伝送するシステムの方式は種々提案されているものの、MR-WPT 回路の周波数特性の双峰性に着目したものは少ないことを述べる。本研究では、双峰性に着目することにより、従前の方式と比較して大きな電力とデジタルデータとを同時に伝送するシステムを設計することを目的とする。

2 MR-WPT 回路の原理 (8p)

2.1 MR-WPT 回路の特性 (5p)

MR-WPT の原理回路図を示し、その特性を数式ならびに数値計算から得られた各種グラフを用いて説明する。結合係数kの変動によらず大電力を送電するために、ZRF の追従が有用であることを述べる。

2.2 ZRF の解析 (3p)

前項における MR-WPT の回路解析結果を用いて、ZRF の解析式を導出する。また、ZRF が複数存在する 負荷抵抗ならびに結合係数 k の条件を導出する。

3 PLL を用いた ZRF の自動追従回路 (12p)

3.1 原理(5p)

3.1.1 PLL の動作 (2p)

PLL の原理図を示し、PLL が ZRF の追従に有用であることを述べる.

3.1.2 PLL が所望の ZRF でロックすることの証明 (3p)

PLLが、3つある ZRF のうち所望の2つのみでロックすることを、フルビッツの安定判別法により示す。

3.2 回路構成 (4p)

3.2.1 全体構成 (2p)

ハーフブリッジ等を含めた実際の回路構成を示し、その動作について述べる.

3.2.2 デッドタイム生成回路 (1p)

デッドタイム生成回路の回路図を示し、その動作について述べる.

3.2.3 波形整形・遅延補正回路 (1p)

波形整形・遅延補正回路の回路図を示し、その動作について述べる.

3.3 シミュレーション (3p)

LTspice におけるシミュレーションの回路図ならびにその結果を示し、前述した回路構成で所望の動作が実現できることを述べる.

4 FSK 変調方式による電力・データ同時伝送システム (24p)

4.1 原理ならびにシステムの全体構成 (3p)

2 つの PLL を用意し、それらの出力を切り替えることで FSK 変調器が構成できることを述べる。全体構成 図を併せて示す。

4.2 FSK 変調回路 (3p)

4.2.1 全体構成 (1.5p)

FSK 変調回路の構成図を示し、その概要を述べる.

4.2.2 電圧制限回路 (0.5p)

VCO の発振周波数を制限するための電圧制限回路について述べる.

4.2.3 Lock Detector 回路 (0.5p)

ロック状態を検出し、LPF の時定数を切り替える Lock Detector 回路について述べる.

4.2.4 Timing Controller 回路 (0.5p)

データの遷移時に PLL が誤動作することを防止する回路 Timing Controller 回路について述べる.

4.3 シミュレーション (4p)

システム全体のシミュレーション回路図ならびにシミュレーション結果を示し、上述した変調回路の動作を確認する.

4.4 FPGA を用いた FSK 復調器 (6p)

4.4.1 動作原理 (3p)

FPGA による復調器の原理について述べる.

4.4.2 FPGA 単体での FSK 変復調実験 (3p)

FPGA 内部に変復調回路を構成することにより、最大レート 115.2kbps で文字列データを送受信できることを、ロジックアナライザで測定した波形を示して述べる.

4.5 実装ならびに実験 (8p)

4.5.1 実装回路 (1p)

実装した回路の写真を示し、その説明を述べる.

4.5.2 コイル間距離-結合係数特性の測定 (1p)

実験方法ならびにその結果を述べる.

- 4.5.3 ZRF の手動追従実験 (1p)
- 4.5.4 ZRF の自動追従実験 (1p)
- 4.5.5 データ伝送時の出力スペクトルの測定 (1p)
- 4.5.6 データ伝送速度-電力効率特性の測定 (1p)
- 4.5.7 文字列データ伝送実験 (1p)
- 4.5.8 考察(1p)

実験結果をまとめ、考察を述べる.

5 結論 (2p)

MR-WPT 回路の周波数特性に着目した電力とデータの同時伝送システムを設計し、電力伝送効率 32.4%、データレート 57.6kbps(2019 年 12 月現在) で電力とデータの同時伝送が実現できたことを述べる. 今後の課題として、データ伝送速度の高速化、回路の集積化、電力伝送効率の向上などを挙げる.

参考文献

研究業績

謝辞

付録 A

実装回路の全体回路図ならびに PCB レイアウト図

付録 B

FSK 復調器の Verilog-HDL ソースコード