

Ολοκληρωμένα περιβάλλοντα σχεδίασης και Μελέτη Κατανάλωσης Ισχύος σε κυκλώματα CMOS - VLSI

Εξέταση – Επίδειξη: Τρίτη 19/1/2021

Έκθεση: Κυριακή 24/1/2021

Α΄ Ενότητα: Ολοκληρωμένα περιβάλλοντα σχεδίασης

Α1. Εισαγωγή

Η σχεδίαση ενός σύνθετου κυκλώματος γίνεται με τη χρήση ολοκληρωμένων εργαλείων που προσφέρουν τη δυνατότητα στο σχεδιαστή να περιγράψει, προσομοιώσει, συγκρίνει και μετατρέψει αυτόματα διαφορετικές περιγραφές του ίδιου κυκλώματος, όπως:

- Σχηματικά διαγράμματα (π.χ. διαγράμματα πυλών ή τρανζίστορ).
- Περιγραφές κειμένου (π.χ. περιγραφές Verilog HDL).
- Κατασκευαστικά σχέδια (π.χ. layout).

Οι περιγραφές αυτές μπορεί να ανήκουν σε διαφορετικό αφαιρετικό επίπεδο (π.χ. ψηφιακές πύλες ή τρανζίστορ). Το πλεονέκτημα ενός ολοκληρωμένου περιβάλλοντος σχεδίασης είναι ότι οι περιγραφές αυτές μπορούν να συνυπάρχουν (διαφορετικές όψεις του ίδιου κυκλώματος) και ανάλογα με την εργασία που θέλει να κάνει ο σχεδιαστής (π.χ. προσομοίωση, σύνθεση) να χρησιμοποιείται μια από αυτές. Τέλος, πολύ χρήσιμη είναι η δυνατότητα αυτόματης μετατροπής μιας περιγραφής στην άλλη.

Στην άσκηση αυτή προτείνονται δύο τρόποι προσέγγισης. Μπορείτε να χρησιμοποιήσετε όποιον θέλετε.

1ος Τρόπος:

Μπορεί να γίνει χρήση των προγραμμάτων DSCH και MICROWIND. Τα δύο αυτά προγράμματα μπορεί να θεωρηθεί ότι αποτελούν ένα μικρής κλίμακας ολοκληρωμένο περιβάλλον. Για την παρούσα άσκηση θα χρησιμοποιηθεί η εξής ροή σχεδίασης:

- να κατασκευαστεί σχηματικό διάγραμμα στο πρόγραμμα DSCH,
- να παραχθεί αυτόματα κώδικας Verilog HDL (προσοχή: λόγω κάποιου σφάλματος στο πρόγραμμα στην μεταφορά των πολυπλεκτών 2:1 η είσοδος ελέγχου είναι σαν να έχει αναστραφεί, συνεπώς ή θα κάνετε κάποια διορθωτική επέμβαση ή θα το λάβετε υπόψη στην επαλήθευση),
- να εισαγθεί στο πρόγραμμα MICROWIND και
- να κατασκευαστεί αυτόματα το layout.

Η συγκεκριμένη ροή εργαλείων μπορεί να αυξήσει σημαντικά την αποδοτικότητα του σχεδιαστή. Ποιο αναλυτικά η προτεινόμενη ροή εργαλείων αποτελείται από τις εξής απλές κινήσεις:

- 1. Έναρξη του προγράμματος DSCH.
- 2. Σχεδίαση σχηματικού διαγράμματος.
- 3. Αυτόματη παραγωγή κώδικα Verilog HDL από το μενού File→Make Verilog File. Το παραγόμενο αρχείο αποθηκεύεται στον ίδιο φάκελο με το αρχείο του σχηματικού διαγράμματος, έχει το ίδιο όνομα και επέκταση .v.
- 4. Έναρξη του προγράμματος MICROWIND.
- 5. Επιλογή τεχνολογίας ολοκλήρωσης.
- 6. Αυτόματη παραγωγή layout από το μενού Compile→Compile Verilog File.

Σε όλη τη ροή, ο σχεδιαστής έχει τη δυνατότητα να επιλέξει παραμέτρους (όπως μήκος καναλιού τρανζίστορ) για όλες τις αυτόματες κινήσεις και να ελέγξει τα αποτελέσματα με προσομοίωση και στα δύο προγράμματα.

2ος Τρόπος:

Να γίνει περιγραφή του κυκλώματος σε κώδικα Verilog HDL και στην συνέχεια να ακολουθήσουν τα παραπάνω βήματα 4 έως 6. Προσοχή μόνο γιατί το πρόγραμμα MICROWIND δεν υποστηρίζει κλήση υπομονάδων. Εδώ τα αποτελέσματα θα ελεγχθούν με προσομοίωση μόνο στο πρόγραμμα MICROWIND.

Α2. Τα ζητούμενα της $6^{ης}$ εργαστηριακής άσκησης, της Α΄ Ενότητας:

Να σχεδιασθεί με την προτεινόμενη ροή εργαλείων αριθμητική και λογική μονάδα των $3^{\omega v}$ bit που να εκτελεί τις ακόλουθες πράξεις:

- 1. Λογικό ΧΟΡ
- 2. Λογικό ΑΝD
- 3. Αφαίρεση
- 4. Πρόσθεση

Η επιλογή της επιθυμητής πράξης θα γίνεται με βάση τον 2-bit κωδικό Op[1:0] ως εξής: $XOR \rightarrow 00$, $AND \rightarrow 01$, $Aφαίρεση \rightarrow 10$ και $Πρόσθεση \rightarrow 11$.

Αρχικά, να σχεδιαστεί η 1-bit ALU με βάση το Σχήμα 1, και ακολούθως να σχεδιαστεί η 3-bit ALU επίσης με βάση το Σχήμα 2.

Η σχεδίαση να είναι σε επίπεδο πυλών και προαιρετικά, και σε επίπεδο τρανζίστορ.

Η πρόσθεση και η αφαίρεση μοιράζονται το ίδιο MSB του κωδικού (Op[1,x]=1) και ισχύουν τα εξής:


- όταν *B_inv*=0 και *Cin*=0 εκτελείται η πρόσθεση *A*+*B*
- όταν *B_inv*=1 και *Cin*=1 εκτελείται η πρόσθεση *A+B'*+1 δηλ. η αφαίρεση *A-B*.

Το αποτέλεσμα είναι στα 4 bits. Στην περίπτωση της αφαίρεσης το αποτέλεσμα είναι σε παράσταση συμπληρώματος του 2 και το κρατούμενο (*Cout*) του τελευταίου (3°°) FA πρέπει να αναστρέφεται (για να προκύψει σωστό αποτέλεσμα). Στην περίπτωση των λογικών πράξεων θεωρήστε ότι η έξοδος *Output_*3=0.


Να επαληθεύσετε τη λειτουργία της 3-bit ALU μέσω προσομοίωσης και του σχηματικού διαγράμματος και του layout.

Αν και δεν υποστηρίζεται από το MICROWIND, να δοθεί στην έκθεση το συνολικό κύκλωμα σε ιεραρχική περιγραφή. Δηλαδή, ξεκινάτε από πύλες και σχηματίζετε Διακόπτες και FA. Σε επόμενο επίπεδο σχεδιάζετε την 1-bit ALU και τέλος το συνολικό κύκλωμα της 3-bit ALU.

Προσοχή στο σφάλμα μεταφοράς των πολυπλεκτών 2:1 όπου η είσοδος ελέγχου είναι σαν να έχει αναστραφεί.



Σχήμα 1: 1-bit ALU



Σχήμα 2: 3-bit ALU

Β΄ Ενότητα: Μελέτη Κατανάλωσης Ισχύος σε κυκλώματα CMOS - VLSI

Β1. Θεωρία

Η ισχύς υποδηλώνει την ποσότητα ενέργειας που καταναλώνεται στη μονάδα του χρόνου.

Ορισμοί:

- 1. Στιγμιαία Ισχύς: P(t)=I(t)·V(t)
- 2. Ενέργεια: $E=\int_0^T P(t) dt$
- 3. Μέση Ισχύς: $P_{\text{avg}} = \frac{E}{T} = \frac{1}{T} \cdot \int_0^T P(t) dt$

Μονάδα μέτρησης της ισχύος είναι τα Watt (W). Η ενέργεια μετράται σε Joule και ισχύει ότι: 1 Watt = 1 Joule/ sec

Η κατανάλωση ισχύος στα κυκλώματα οφείλεται σε δύο συνιστώσες: τη δυναμική και στατική κατανάλωση, ήτοι:

$$P_{total} = P_{dynamic} + P_{static}$$

Η δυναμική (dynamic) κατανάλωση οφείλεται με τη σειρά της:


- στη φόρτιση και εκφόρτιση των χωρητικοτήτων κατά τη μεταγωγή των πυλών. (Pswitching)
- στο ρεύμα βραχυκυκλώσεως κατά τη διάρκεια που αμφότεροι οι σωροί του pMOS και nMOS άγουν μερικώς (Pshort-circuit).

Pdynamic = Pswitching + Pshort-circuit

$$P_{\text{switching}} = \alpha \cdot C \cdot V_{DD}^2 \cdot f$$
 όπου

C: συνολική χωρητικότητα κυκλώματος (τρανζίστορ + αγωγοί διασύνδεσης). Στην εσωτερική χωρητικότητα των τρανζίστορ έχουμε ήδη αναφερθεί.

Χωρητικότητα αγωγών διασύνδεσης: Ένας απομονωμένος αγωγός πάνω από το υπόστρωμα μπορεί να μοντελοποιηθεί ως ένας αγωγός πάνω από επίπεδο γείωσης. Η χωρητικότητα των αγωγών ελαχιστοποιείται με προσεκτική τοποθέτηση και χωροθέτηση. Μονάδες που ανταλλάσσουν μεταξύ τους μεγάλες ποσότητες δεδομένων θα πρέπει να τοποθετούνται κοντά η μια στην άλλη ώστε να μειώνονται τα μήκη των μεταξύ τους αγωγών. Με τη χωρητικότητα των αγωγών διασύνδεσης δε θα ασχοληθούμε.



Σχήμα 3: Χωρητικότητες αγωγών διασύνδεσης

Vdd: τάση τροφοδοσίας f: συχνότητα λειτουργίας


α: παράγοντας δραστηριότητας μεταγωγής (activity factor). Αντιπροσωπεύει την πιθανότητα ο κόμβος ενός κυκλώματος να αλλάξει από 0 σε 1. Ένα ρολόι έχει α=1 διότι ανέρχεται και κατέρχεται σε κάθε κύκλο ρολογιού. Τα περισσότερα δεδομένα έχουν μέγιστο α=0.5 επειδή σε ένα κύκλο ρολογιού είτε θα ανέρχονται είτε θα κατέρχονται μια φορά ανά κύκλο. Εμπειρικά, ο παράγοντας μεταγωγής σε δομές CMOS πλησιάζει το 0.1 διότι αρκετές πύλες διατηρούν χωρίς μεταβολή μια κατάσταση εξόδου από τον ένα κύκλο στον επόμενο.

ΠΡΟΣΟΧΗ: μη συγχέετε το activity factor με το duty factor.

Αντιθέτως, η στατική (static) κατανάλωση οφείλεται σε ρεύματα διαρροής και συγκεκριμένα:

- στο ρεύμα διαρροής υποκατωφλίου (I_{sub}) μέσω των OFF τρανζίστορ
- στο ρεύμα διαρροής πύλης (Igate) μέσω του διηλεκτρικού
- στα ρεύματα διαρροής επαφής (I_{junet}) από τις περιοχές διάχυσης πηγής και υποδοχής
- στα ρεύματα διαμάχης (I_{contention}) σε κυκλώματα με λόγο διαστάσεων (αμελητέο σε τεχνολογίες CMOS)

$$P_{static} = (I_{sub} + I_{gate} + I_{junct} + I_{contention}) \cdot V_{DD}$$



Σχήμα 4: Ρεύματα διαρροής


Να σημειωθεί πως στο πρόγραμμα microwind, η στατική ισχύς ΔΕΝ υπολογίζεται, λόγω του ότι τα ρεύματα διαρροής είναι αμελητέα και έτσι έχουν μικρή συνεισφορά στην κατανάλωση. Θα επικεντρωθούμε λοιπόν στη δυναμική κατανάλωση.

Β2. Τα ζητούμενα της εργαστηριακής άσκησης, της Β΄ Ενότητας:

1. Από τα Verilog αρχεία της προηγούμενης άσκησης, να κάνετε compile την πύλη "And.v". Επιλέξτε τεχνολογία υλοποίησης από το κύριο μενού "cmos65n.rul". Τοποθετήστε ένα χωρητικό φορτίο 0.01pF στην έξοδο And Out.


Τρέξτε την προσομοίωση για την ονομαστική περίοδο εισόδων Τ (A[0]=4nsec, A[1]=2nsec) για διάρκεια (timescale) ίση με 20nsec και αναφέρετε τη δυναμική ισχύ που καταναλώνεται. Διπλασιάστε τις συχνότητες (υποδιπλασιάζοντας τη περίοδο) επιλέγοντας δηλαδή το κουμπί "faster" από τις ιδιότητες του ρολογιού εισόδου. Καταγράψτε και σε αυτή τη περίπτωση την κατανάλωση ισχύος. Διπλασιάστε ξανά τις συχνότητες και καταγράψτε την ισχύ. Τέλος, επιλέξτε άλλες 2 τιμές συχνοτήτων, αυτή τη φορά μικρότερες των ονομαστικών, και καταγράψτε και σε αυτές τις περιπτώσεις την κατανάλωση ισχύος.

Παρουσιάστε σε μια γραφική παράσταση τις τιμές της ισχύος ως συνάρτηση της συχνότητας του A[1] (του πιο γρήγορου ρολογιού). Σχολιάστε τα αποτελέσματα.



Σχήμα 5: Προσομοίωση

2. Για ονομαστική περίοδο Τ του A[1] περίπου 1nsec - και συγκεκριμένα για τους χρόνους t_l =0.950nsec και t_h =0.950 - επιλέξτε 5 διαφορετικές τιμές για rise time (t_r) και fall time (t_r). Διαλέξτε για παράδειγμα τις εξής τιμές: [0.01 0.02 0.03 0.04 0.05] nsec και εξετάστε τη κατανάλωση ισχύος για διάρκεια προσομοίωσης timescale = 20nsec. Τι παρατηρείτε; Πού μπορεί να οφείλεται η διαφοροποίηση αυτή στις μετρήσεις;



Σχήμα 6: Parametric Analysis

- 3. Επιλέξτε την καρτέλα "Analysis" και την επιλογή "Parametric Analysis". Επιλέξτε τον πυκνωτή/φορτίο και στο νέο παράθυρο επιλέξτε κάτω από την επιλογή "Measurement" το "Dissipation". Θα μετρήσετε την κατανάλωση ισχύος για διάφορες τιμές του πυκνωτή κάνοντας μια «sweep analysis». Διαλέξτε το εύρος τιμών του πυκνωτή από 0 μέχρι 100fF με step 10 και επιλέξτε "Start Analysis". Προσαρμόστε την κλίμακα μέσω των επιλογών "Smaller" ή "Larger" (smaller για zoom out, larger για zoom in). Επιλέξτε το "Dump". Σχηματίστε τη γραφική παράσταση της ισχύος σε σχέση με το φορτίο. Εξάγετε τα συμπεράσματα σας.
- 4. Πραγματοποιήστε ξανά μια "Parametric Analysis", αυτή τη φορά όμως θα κάνετε «sweep analysis» στην τιμή του V_{DD}, της τάσης δηλαδή τροφοδοσίας. Να γίνει η ανάλυση για εύρος τιμών του V_{DD} από 0.8 μέχρι 1.4 με step 0.1V. Ποιά είναι η σχέση της ισχύος με την τάσης τροφοδοσίας; Σχηματίστε τη γραφική παράσταση της ισχύος σε σχέση με την τάση τροφοδοσίας.

7 Ασκηση: 19/1/2021