

## Αρχιτεκτονική Υπολογιστών


## Εργαστηριακή Άσκηση 1 (25% εργαστηριακού βαθμού) Ομαδική εργασία σε ομάδες τριών (3) μελών Ημερ/νία παράδοσης: 30/4/2023, 23:59 (μέσω e-class)

- Για όλα τα προβλήματα να πραγματοποιήσετε functional και timing simulation για το πρέπον διάστημα ώστε να επαληθεύσετε τη σωστή λειτουργία του κυκλώματος. Για κάθε κύκλωμα θα πρέπει να παραδίδετε το αρχείο VHDL, το RTL διάγραμμα του κυκλώματος και το functional simulation, τα οποία να μπορείτε να επιδείξετε κατά την προφορική εξέταση, όπως εκείνα που θα σας δοθούν για να ελέγξετε την ορθή λειτουργία των κυκλωμάτων σας με διαφορετικές εισόδους.
- Χρησιμοποιήστε τα ονόματα όταν σας δίνονται για input/output του κυκλώματος.
- Να έχετε (λίγα αλλά περιεκτικά) σχόλια στη VHDL όταν χρειάζεται να εξηγήσετε «δύσκολα» κομμάτια κώδικα, ρουτίνες, κλπ.
- Γράψτε (σε σχόλια στην αρχή του προγράμματος) τα ονόματά σας και τους ΑΜ.

## 1) ALU


α) Θα κατασκευάσετε με VHDL σε <u>structural κώδικα</u> (όχι σε behavioral, πρέπει να σχεδιάσετε πύλη-προς-πύλη το εργαστήριο αυτό χωρίς να χρησιμοποιήσετε δομικά στοιχεία του Quartus αλλά μόνο αυτά που θα ορίσετε εσείς) μια ALU για κάποιον επεξεργαστή.

Το κύκλωμα θα παίρνει σαν είσοδο δύο 16-bit αριθμούς και ένα 3-bit σήμα το οποίο δηλώνει την πράξη που πρέπει να εκτελεστεί, και θα βγάζει το 16-bit αποτέλεσμα.




| Εντολή | Περιγραφή                            | Πράξη              | Operation |
|--------|--------------------------------------|--------------------|-----------|
| ADD    | Πρόσθεση                             | O=I1+I2            | 000       |
| SUB    | Αφαίρεση                             | O=I1-I2            | 001       |
| AND    | Λογικό AND (bit προς bit)            | O=I1 <i>AND</i> I2 | 010       |
| OR     | Λογικό OR (bit προς bit)             | O= I1 OR I2        | 011       |
| GEQ    | Μεγαλύτερο-Ίσο(Greater Equal)        | O=(I1 ≥ 0)         | 100       |
| NOT    | Not                                  | O= (I1==0)         | 101       |
| XOR    | Αποκλειστική διάζευξη (Exclusive OR) | O=I1 <i>XOR</i> I2 | 110       |
| NOR    | Άρνηση λογικής άθροισης (bitwise)    | O=I1 <i>NOR</i> I2 | 111       |

- Οι αριθμοί θα είναι σε μορφή συμπλήρωμα ως προς 2, συνεπώς οι πράξεις θα πρέπει να γίνονται όπως ορίζονται στο πακέτο ieee.std logic signed.all
- Η εντολή GEQ βάζει στο Output τον αριθμό 1 εάν το Input1 είναι μη αρνητικός
   (≥0) ή τον αριθμό 0 εάν είναι αρνητικός(<0). Γι' αυτό μας βοηθάει το πιο σημαντικό ψηφίο του.</li>
- Η εντολή ΝΟΤ βάζει στο Output τον αριθμό 1 (15 bit 0 και το LSB 1) εάν το Input1 είναι 0 ή τον αριθμό 0 εάν είναι διάφορο του 0. ΔΕΝ αλλάζει τον αριθμό bit προς bit.
- β) Κατασκευάστε ένα 16-bit Flip Flop σε structural κώδικα (πύλη προς πύλη) με όνομα reg σε VHDL. Το κύκλωμα θα παίρνει είσοδο το ρολόι και ένα Enable σήμα. Η εγγραφή θα γίνεται μόνο όταν το Enable είναι 1, τη στιγμή που «ανεβαίνει» το ρολόι.



γ) Χρησιμοποιώντας τα κομμάτια που φτιάξατε παραπάνω, να κατασκευάσετε το παρακάτω κύκλωμα σε VHDL.

## Operation



 $\rightarrow$  Τι παρατηρείτε στο simulation για το Operation και τον χρόνο που αυτό δίνεται; Γράψτε με comment την απάντησή σας στο main VHDL αρχείο.

Καλείται ένας φοιτητής από κάθε ομάδα να αναρτήσει την εργασία σε αρχείο με όνομα ergasia1\_ΑριθμόςΜητρώουΜέλους1\_ΑΜΜέλους2\_ΑΜΜέλους3.zip. Επίσης το αρχείο δεν θα πρέπει να είναι .rar.