# 資料結構 Final Report

機械四 鄭承昀 B03502106 b03502106@ntu, edu, tw

## - Design for simulate

這裡大概可以分成三個部分:取得 simulate 的值(給PI), 進行 simulate、決定 FEC groups。

#### 1. 取得 simulate 的值:

在每個一個 Gate 裡都有一個 unsigned long long \_Sim 的 data member,用來存放其 simulate 的值。而作業要求有兩種 simulate 的方式,使用 random:這邊我用 random 產生多組 32bits 的數字,並丟給 PI,作為 PI 的初始值;而另一種從 pattern file 讀 simulate 的值,這邊方式一樣,先把 string 轉成 unsigned long long 再給到 PI 作為 初始值。這邊有一個值得考慮的點就是在使用 random 時,要用多少個 pattern 進行 simulate,太少會有 simulate 結果不準的問題,太多則會浪費時間。我採用的方式則是所要 simulate 的 Gate 數除 2 乘上 64 個 pattern。

#### 2. 進行 simulate:

我是採用 All-Gate simulate 的方式,依照\_NetList 的順序去進行 simulate,以確保每一個 AIG Gate 再進行 simulate 前它的 fanin 都已經進行過新的 simulate 了。

不過使用 All-Gate simulate 有個缺點就是,有的時候對同一個 AIG Gate 來說,其 input 可能根本沒變,但是卻還是要進行一次 simulate,較浪費時間。但是我覺得這樣的演算法比較容易且直觀,所 以還是採用這個方式。

#### 3. 决定 FEC group

這裡我的想法很簡單,裡用 HashMap 對所有在\_FECList 裡面的 Gate 的\_Sim 進行分類。每加進一個新的 Gate,就把它拿去 HashMap 裡面做 check,如果 HashMap 裡面已經有這個值了,就將這個 Gate push\_back 進那個 FecGrp 裡面;如果 check 的結果是沒有的話,就開一個新的 FecGrp。

# 二、 Design for Fraig

Fraig 的最基本的演算法就是藉由 SatSolver 對所有 FecGrp 裡面的 Gate 去證明是否真的為 FEC。但是單只是這樣,在做 fraig 時的時間會拉得很長。我想了幾種方式:

- 1. 把每個 FecGrp 裡面的 Gate 依照\_NetList 的順序排列。原因是離 PI 越近的 Gate 理論上應該越容易判斷出到底是不是 FEC,先證明出來的或許能幫助後面較複雜的進行證明。
- 2. 經過幾次證明後,可以做一次 resimulate,以把應該分開卻沒分開的 FEC 分開。

### 三、實驗

- 1. 希望比較不同的 pattern 數量對電路簡化的影響,例如:執行速度與簡化結果
- 2. 比較執行 Fraig 時,有無加入排序、有無 resimulate 對執行時間與結果之影響

以上是我對 simulate、fraig 的規劃設計,以及希望能做這兩個實驗去進行 測試,但是最後這兩個部份我並沒有成功完成,所以我並沒有實驗結果...