2026 全国大学生嵌入式芯片与系统设计竞赛 · FPGA 创新设计赛道 · 复旦微方向

低小慢空间目标智能检测与跟踪系统

FPGA · NPU · PS 三域异构协同的端侧实时方案

FMQL30TAI 悟净 Lite | ZG330 NPU 8 TOPS@INT8 | 640×480 实时链路

27.6 fps — PL 检测帧率 — 13.8 ms / 帧

2~80 px — 目标尺寸覆盖 — 多尺度合并

7.96 ms — NPU 单帧推理 — 8 TOPS INT8

41 ms — 端到端时延 — 采集 → 画框

01 为什么「低小慢」难 —— 四个实测结论

- **目标小** 全图 CNN 是盲区：实测 <8 px 目标 YOLO 召回仅 48.5%，而「低小慢」定义恰在 <10 px，两者错位。
- **对比度低** 真实场景目标是暗点剪影，而非亮背景上的暗目标 —— 单路 Top-Hat 召回 55%，改 Black-Hat 后 86%。
- **背景杂波** 地板纹理、显示器边框产生大量虚警，跟踪三帧确认只能压 0.7%（63.01 → 62.59）。
- **CFAR 自抑制** 目标越大 → 窗内 σ 越大 → 门限越高 → 越检不出。实测 SE 5→61 都只检 2~6 px，放宽 MAX_AREA 完全无效。

02 三域串联架构 —— 一条流水线跑完检测到跟踪

摄像头 USB UVC → PS 解码 A53 → PL 检测 Black-Hat CFAR+CCL → 候选表 0x10 窗口 64 个 → PS 拼网格 8×8×64² → NPU 精判 ZG330 → 卡尔曼 PS → 推流 MJPEG

高亮框 = 三域各自的独有能力；同色箭头 = 数据流方向

分工与实测指标

PL FPGA	Top-Hat / Black-Hat 形态学 → CFAR 门限 → 8 连通 CCL 质心	13.8 ms · 27.6 fps
NPU ZG330	候选网格二分类精判（128×128 单块 / 512×512 网格）	7.96 ms · mAP50 0.920
PS 4×A53	V4L2 解码 → 裁剪拼网格 → 卡尔曼跟踪 → MJPEG 推流	▯▯ 2.8 ms · ▯▯ 12.9 ms

03 四个技术亮点（全部有板上实测支撑）

① 形态学方向修正 — 召回 55% → 86%

实测发现真实场景目标是「暗点剪影」：单路 Top-Hat 召回 69% → Black-Hat 87% → 双路 94%。RTL 新增 MODE 参数支持运行时切换。

② 软件多尺度绕开硬件上限 — 覆盖 2~80 px

CFAR 在 31×31 窗内对大而均匀亮块自抑制，调 K 无法解决。改在 PS 侧跑全分辨率 + 2×/3×/4× 降采样四遍，触发后按坐标合并。

③ 时域差分 + 线状剔除 — 静态虚警显著下降

帧差只保留相对上一帧有变化的候选，静止纹理直接滤掉。线状剔除仅对边带生效 —— 全图生效会把排成一行的真目标一起删掉（raw 16→2）。

④ 候选表 5 → 64 — 单次读回 64 候选

AXI-Lite 是 6 位地址，0x40 绕回 0x00 会误触发一帧。改用 0x10「写索引/读数据」同址窗口，113 字装下 64 个候选。

04 板上实拍 —— 实时运行中的检测界面



画面里是什么

- 640×360 灰度实时流，MJPEG 编码 12.9 ms/帧
- HUD 左上角为分段耗时：PL / raw / stable / cap / fps
- 绿色框为 PL 输出的候选，右侧数字是 area / peak
- 当前场景无真实目标，框都在地板纹理与家具边缘 —— 正是需要 NPU 精判过滤的虚警

05 尺寸覆盖实测

单目标合成靶 · 中心 (320,180) · 真机

2 ~ 4 px	全分辨率	√
6 ~ 12 px	全分辨率 + 2×	√
15 ~ 24 px	全分辨率 + 2×	√
30 ~ 40 px	2× + 3×	√
50 ~ 70 px	3× + 4×	√

合并后覆盖 2 ~ 80 px

06 分段耗时拆解

采集 cap	32.2 ms
PL 检测	13.8 ms
跟踪 trk	2.8 ms
编码 enc	12.9 ms

端到端时延 **41 ms** — 27.6 fps 稳定

07 两种工作模式

高速	全图 CNN 一次推理	20.8 fps · <8px 召回 48.5%
高召回	PL 候选 + NPU 精判级联	14.3 fps · <8px 召回 86.0%

08 NPU 模型三件套

cls128	128×128	2 类	90~95%
grid16	512×512	16 格	87~97%
grid64	512×512	64 格	72~85%

09 结论与当前状态

- √ 三域已在目标平台完成各自实测
- √ 合并位流的 IP 数据通路逐位无损
- ! NPU 的 DMA 通路因引脚裁剪待修复

级联的价值在召回，不在速度 —— 「低小慢」场景下这个取舍是必要的。

10 与传统做法的关键差异

维度	传统做法	本方案
检测范式	全图 CNN 一次推理	PL 候选 → NPU 精判级联
目标尺寸	固定尺度，<10 px 漏检	多尺度合并 2~80 px
形态学方向	Top-Hat（默认亮背景）	Black-Hat（实测暗点剪影）
候选容量	5 个	64 个（0x10 索引窗口）
计算分工	纯软件（A53 做主算）	PL / NPU / PS 三域分工

平台 FMQL30TAI 悟净 Lite | PL 78,600 LUT @50 MHz | PS 4×A53 @1 GHz | NPU ZG330 8 TOPS INT8

数据 全部为板上实测：docs/24（验收汇总）· docs/27（链路调优）· docs/14 v0.6（接口约定）