

尤钧

教育背景

南京邮电大学
集成电路科学与工程学院（产教融合学院）
集成电路设计与集成系统
核心课程：数字电路、模拟电路、计算机组成原理、Verilog、半导体物理、集成电路设计与制造等。

预计 2028 年夏毕业
本科三年级

专业能力

发展方向： AI 芯片 / 处理器体系结构、Microarchitecture、访存与互联、系统级设计空间探索（DSE）。
体系结构与建模： gem5；面向处理器与 AI 加速器的体系结构建模、性能分析与设计空间探索。
数字 IC 设计： 具备数字 IC 中后端实现经验，接触 UVM 验证方法学；熟悉 SystemVerilog、Verilog、Chisel。
计算与算子： 具备 NPU / MAC 类数据通路与 FIR 等 DSP 算子设计基础。
工具链： Verilator、Icarus Verilog、GTKWave；Design Compiler、ICC2、PrimeTime、PrimePower；Vivado、TD。

项目经历

- 面向蜂鸟 E203 SoC 的 Transformer 加速芯片

2025.08–11
- 2025 全国大学生嵌入式芯片与系统设计竞赛·芯片设计赛道·国家一等奖
- 工艺与指标：基于 SMIC 40 nm 工艺，芯片面积 $1.5 \times 1.4 \text{ mm}^2$ ，工作频率 150 MHz，能效比 6.018 TOPS/W；适配蜂鸟 E203 SoC，支持 DDR4 访存与 Transformer 算子的 INT8 计算。
 - 架构设计：Softmax 模块支持浮点 / 定点运算切换；采用自定义指令集与可配置接口；以六状态有限状态机控制 Shuffle 模块的 Crossbar 路由；Scratchpad 采用双端口结构以支持并行访问。
 - 个人工作：参与 DMA、脉动阵列等前端模块设计；独立使用 Design Compiler、ICC2、PrimeTime、PrimePower 完成逻辑综合、物理实现、时序分析与功耗分析等中后端流程。
- LoongArch32 双发射乱序 CPU

2026.06–08
- 2026 龙芯杯团体赛
- 单人完成基于 LoongArch32 ISA 的双发射乱序 CPU 核，并完成全部功能测试。
 - 性能测试相对 OpenLA500 达到 2.5× 加速比；完成 U-Boot 启动验证。
- 多声部分离、自动扒谱与演奏纠错系统

2026.09–至今
- FPGA 大赛·安路赛道
- 系统方案：面向人声与多乐器混合音频，系统流程覆盖多声部分离、音符级转录 / 扒谱、演奏纠错与谱面输出。
 - 硬件方案：参考 Basic Pitch 的音符转录思路，围绕 Conv2D、ReLU、Sigmoid 等核心算子进行 FPGA PL 侧定点化与流式实现，以降低资源开销与处理延迟。
- 基于 M0 内核的 81 阶 FIR 滤波 SoC

2026
- 四邮四电 ICT
- 基于 M0 内核构建 SoC，并集成 81 阶 FIR 滤波模块，实现处理器控制与硬件数字滤波模块的片上协同。

竞赛荣誉

- 2025 嵌赛芯片设计大赛：国家一等奖，2 / 15844。
- 2025 嵌赛 FPGA 大赛（安路赛道）：国家一等奖。
- 2026 西门子杯嵌入式设计赛道：国家一等奖，15 / 13524。
- 2026 嵌赛芯片应用大赛（ST 赛道）：国家二等奖。
- 2026 全国大学生电子设计竞赛嵌入式前沿专题挑战赛（瑞萨杯）：国家二等奖。
- 2026 全国大学生电子设计竞赛 AI 前沿专题挑战赛（英特尔杯）：国家三等奖。

联系邮箱：b24030711@njupt.edu.cn