尤钧

电话：13771530261　邮箱：b24030711@njupt.edu.cn　出生日期：2006/06/23

教育背景

南京邮电大学　　预计 2028 年夏毕业

集成电路设计与集成系统　　本科三年级

绩点排名：第 28 名　综合测评排名：前 3%

课程成绩：电路分析基础 98；数字电路 95；Verilog HDL 91；电工电子 A/B 均学分替代为优秀。

专业能力

发展方向：　AI 芯片 / 处理器体系结构、Microarchitecture、访存与互联、系统级设计空间探索（DSE）。

体系结构与建模：　gem5；面向处理器与 AI 加速器的体系结构建模、性能分析与设计空间探索。

数字 **IC** 设计：　具备数字 IC 中后端实现经验，接触 UVM 验证方法学；熟悉 SystemVerilog、Verilog、Chisel。

计算与算子：　具备 NPU / MAC 类数据通路与 FIR 等 DSP 算子设计基础。

工具链：　Verilator、Icarus Verilog、GTKWave；Design Compiler、ICC2、PrimeTime、PrimePower；Vivado、TD。

项目经历

面向蜂鸟 E203 SoC 的 Transformer 加速芯片　　2025.08–11

2025 全国大学生嵌入式芯片与系统设计竞赛 · 芯片设计赛道 · 国家一等奖

– 工艺与指标：基于 SMIC 40 nm 工艺，芯片面积 1.5 × 1.4 mm²，工作频率 150 MHz，能效比 6.018 TOPS/W；适配蜂鸟 E203 SoC，支持 DDR4 访存与 Transformer 算子的 INT8 计算。

– 架构设计：Softmax 模块支持浮点 / 定点运算切换；采用自定义指令集与可配置接口；以六状态有限状态机控制 Shuffle 模块的 Crossbar 路由；Scratchpad 采用双端口结构以支持并行访问。

– 个人工作：参与 DMA、脉动阵列等前端模块设计；独立使用 Design Compiler、ICC2、PrimeTime、PrimePower 完成逻辑综合、物理实现、时序分析与功耗分析等中后端流程。

LoongArch32 双发射乱序 CPU　　2026.06–08

2026 龙芯杯团体赛

– 单人完成基于 LoongArch32 ISA 的双发射乱序 CPU 核，并完成全部功能测试。

– 性能测试相对 OpenLA500 达到 2.5× 加速比；完成 U-Boot 启动验证。

多声部分离、自动扒谱与演奏纠错系统　　2026.09--至今

FPGA 大赛 · 安路赛道

- 系统方案：流式实现 Basic Pitch 自动扒谱及多声部分离系统，覆盖音符级转录、演奏纠错与谱面输出。
- 硬件方案：围绕 Conv2D、ReLU、Sigmoid 等核心算子进行 FPGA PL 侧定点化与流式实现。

基于 M0 内核的 81 阶 FIR 滤波 SoC　　2026

四邮四电 ICT

- 基于 M0 内核构建 SoC 并集成 81 阶 FIR 滤波模块；完成包含功能验证、性能验证和计数器的验证系统。
- FFA 与 DMA 实现启动后零空泡运行。

竞赛荣誉

- 2025 嵌赛芯片设计大赛：国家一等奖，2 / 322。
- 2025 嵌赛 FPGA 大赛（安路赛道）：国家一等奖。
- 2026 西门子杯嵌入式设计赛道：国家一等奖，15 / 13524。
- 2026 嵌赛芯片应用大赛（ST 赛道）：国家二等奖。
- 2026 全国大学生电子设计竞赛嵌入式前沿专题挑战赛（瑞萨杯）：国家二等奖。
- 2026 全国大学生电子设计竞赛 AI 前沿专题挑战赛（英特尔杯）：国家三等奖。