尤钧

电话：13771530261　邮箱：b24030711@njupt.edu.cn　出生日期：2006/06/23

教育背景

南京邮电大学　　预计 2028 年夏毕业

集成电路设计与集成系统　　本科三年级

绩点排名：第 28 名　综合测评排名：前 3%

课程成绩：电路分析基础 98；数字电路 95；Verilog HDL 91；电工电子 A/B 均学分替代为优秀。

专业能力

发展方向：　AI 芯片 / 处理器体系结构、Microarchitecture、访存与互联、系统级设计空间探索（DSE）。

体系结构与建模：　gem5；面向处理器与 AI 加速器的体系结构建模、性能分析与设计空间探索。

数字 **IC** 设计：　具备数字 IC 中后端实现经验，接触 UVM 验证方法学；熟悉 SystemVerilog、Verilog、Chisel。

计算与算子：　具备 NPU / MAC 类数据通路与 FIR 等 DSP 算子设计基础。

工具链：　Verilator、Icarus Verilog、GTKWave；Design Compiler、ICC2、PrimeTime、PrimePower；Vivado、TD。

项目经历

面向蜂鸟 E203 SoC 的 Transformer 加速芯片　　2025.08--11

2025 全国大学生嵌入式芯片与系统设计竞赛 · 芯片设计赛道 · 国家一等奖

基于蜂鸟 E203 NICE 接口的 TPU 架构，完成 InstDecoder、Scratchpad、DMA 与脉动阵列协同设计。
实现 E203 SoC 集成、UVM 验证、FPGA 部署及完整 ASIC 中后端流程。
本人负责 DMA、脉动阵列 RTL 设计，独立完成综合、布局布线、时序、功耗及版图验证。
SMIC 40 nm，150 MHz，6.018 TOPS/W；完成车牌识别应用验证。

LoongArch32 双发射乱序 CPU　　2026.06--08

2026 龙芯杯团体赛

基于 LoongArch32 ISA 实现双发射乱序 CPU 核，通过全部功能测试并完成 U-Boot 启动，性能相对 OpenLA500 达到 2.5×。
本人担任 CPU 核设计成员，完成处理器核整体设计、功能测试与系统启动验证。

多声部分离、自动扒谱与演奏纠错系统　　2026.09--至今

FPGA 大赛 · 安路赛道

- 基于 Basic Pitch 架构，创新性实现自动扒谱与多声部分离的流式硬件系统，完成音符级转录、演奏纠错及谱面输出。
- 本人担任 FPGA 算子与数据流设计成员，完成 Conv2D、ReLU、Sigmoid 等核心算子的 PL 侧定点化与流式实现。

基于 M0 内核的 81 阶 FIR 滤波 SoC　　2026

四邮四电 ICT

- 基于 M0 内核的 SoC 架构，创新性实现 81 阶 FIR 滤波模块、FFA 与 DMA 协同数据通路，实现启动后零空泡连续运行。
- 本人担任 SoC 验证与数据通路设计成员，完成覆盖功能、性能及计数器观测的验证系统。

竞赛荣誉

- 2026 校一等奖学金。
- 2025 校二等奖学金。
- 2025 嵌赛芯片设计大赛：国家一等奖，2 / 322。
- 2025 嵌赛 FPGA 大赛（安路赛道）：国家一等奖。
- 2026 西门子杯嵌入式设计赛道：国家一等奖，15 / 13524。
- 2026 嵌赛芯片应用大赛（ST 赛道）：国家二等奖。
- 2026 全国大学生电子设计竞赛嵌入式前沿专题挑战赛（瑞萨杯）：国家二等奖。
- 2026 全国大学生电子设计竞赛 AI 前沿专题挑战赛（英特尔杯）：国家三等奖。