

硬件描述语言实验九：基本时序逻辑电路设计实验

1、实验目的：通过设计十进制计数器和逻辑移位寄存器，练习 VHDL 语言时序逻辑的描述方法。

2、实验环境：PC 个人计算机、Windows XP 操作系统、Quartus II 集成开发环境软件、HDLE-2 实验箱。

3、实验要求：

(1)、设计一个具有同步清零和并行输出功能的 10 进制加法计数器，实体名称为“counter10”，其引脚名称和逻辑功能如下表所示。

输入		输出		功能
clk	clr	q（4 位总线）	co	
↑	0	计数值 并行输出	进位 输出	计数值清 0
↑	1			加法计数
0,1, ↓	X			保持

(2)、设计一个具有同步清零、并行输出的 7 位逻辑左移移位寄存器，（高位为左，低位为右），实体名称为“L_shifter8”，其引脚名称和逻辑功能如下表所示。

输入			输出		功能
clk	clr	si	d （7 位总线）	so	
↑	0	串行 输入	并行输出 寄存器值	串行输出 寄存器最高位	寄存器清零
↑	1				寄存器左移
0,1, ↓	1				寄存器保持

4、实验步骤：①建立工程、②编辑代码、③编译及修改错误、④建立仿真波形并仿真、⑤根据仿真结果分析设计是否正确、⑥写入 HDLE-2 实验箱 FPGA，观察实验结果。