Ψηφιακά Συστήματα HW-1

Εργασία 2025-26

Υλοποίηση Ψηφιακού Συστήματος Νευρωνικού Επιταχυντή (NN Accelerator)

Κωνσταντίνος Κωτσόπουλος
ΑΕΜ: 10969
kkotsopo@ece.auth.gr
Εργαλείο Υλοποίησης: EDA Playground / Questa

ΤΜΗΜΑ ΗΛΕΚΤΡΟΛΟΓΩΝ ΜΗΧΑΝΙΚΩΝ ΚΑΙ ΜΗΧΑΝΙΚΩΝ ΥΠΟΛΟΓΙΣΤΩΝ

Θεσσαλονίκη, Ιανουάριος 2026

Περιεχόμενα

Περίληψη 2
1. Περιβάλλον Υλοποίησης και Οργάνωση Αρχείων 3
1.1 Αρχεία Υλοποίησης 3
1.2 Αρχεία Επαλήθευσης 3
2. Άσκηση 1 - Μονάδα Αριθμητικών και Λογικών Πράξεων (ALU) 4
2.1 Περιγραφή και Προδιαγραφές 4
2.2 Υποστηριζόμενες Λειτουργίες 4
2.3 Υλοποίηση της ALU 4
2.4 Επαλήθευση Λειτουργίας 4
3. Άσκηση 2 - Υλοποίηση Αριθμομηχανής με Accumulator 5
3.1 Περιγραφή Συστήματος 5
3.2 Datapath και Έλεγχος 5
3.3 Συνδυαστικό Κύκλωμα Επιλογής Πράξης 6
3.4 Επαλήθευση και Testbench 6
3.5 Κυματομορφές Προσομοίωσης 6
4. Άσκηση 3 - Αρχείο Καταχωρητών (Register File) 7
4.1 Περιγραφή της Άσκησης 7
4.2 Περιγραφή Σημάτων και Λειτουργίας 7
4.3 Λειτουργία Εγγραφής και Ανάγνωσης 7
4.4 Αρχικοποίηση και Reset 7
4.5 Επαλήθευση Λειτουργίας 7
5. Άσκηση 4 – Νευρωνικός Επιταχυντής (NN Accelerator) 8
5.1 Περιγραφή Άσκησης 8
5.2 Επιλογή και Τύπος FSM 8
5.3 Περιγραφή Καταστάσεων FSM 8
5.4 Διάγραμμα Καταστάσεων FSM 9
5.5 Datapath και Ενδιάμεσοι Καταχωρητές 10
5.6 Ανίχνευση Overflow και Zero Flags 10
5.7 Κυματομορφές Προσομοίωσης Νευρωνικού Επιταχυντή 11
5.8 Επαλήθευση Λειτουργίας Νευρωνικού Επιταχυντή 11
6. Συμπεράσματα 12

Περίληψη

Στην παρούσα εργασία υλοποιούνται βασικές ψηφιακές μονάδες σε γλώσσα Verilog, με στόχο την κατασκευή ενός απλού επιταχυντή νευρωνικού δικτύου. Αρχικά σχεδιάζεται μια 32-bit μονάδα αριθμητικών και λογικών πράξεων (ALU), η οποία χρησιμοποιείται στη συνέχεια για την υλοποίηση μιας αριθμομηχανής με accumulator. Έπειτα, υλοποιείται ένα αρχείο καταχωρητών και μια μονάδα πολλαπλασιασμού–συσσώρευσης (MAC unit). Τέλος, οι παραπάνω μονάδες συνδυάζονται σε ένα νευρωνικό σύστημα ελεγχόμενο από μηχανή καταστάσεων (FSM), το οποίο χρησιμοποιεί μνήμη ROM για την αποθήκευση βαρών και bias. Η ορθότητα της υλοποίησης ελέγχεται με testbenches και κυματομορφές προσομοίωσης στο EDA Playground, καθώς και με σύγκριση των αποτελεσμάτων με ένα μοντέλο αναφοράς.

1. Περιβάλλον Υλοποίησης και Οργάνωση Αρχείων

Η υλοποίηση και η προσομοίωση του ψηφιακού συστήματος πραγματοποιήθηκαν στο διαδικτυακό περιβάλλον EDA Playground, χρησιμοποιώντας τη γλώσσα Verilog. Για την προσομοίωση των κυκλωμάτων χρησιμοποιήθηκαν οι προσομοιωτές **Icarus Verilog** και **Questa**, ενώ για την απεικόνιση των κυματομορφών χρησιμοποιήθηκε το εργαλείο **EPWave**.

Η εργασία οργανώθηκε σε ξεχωριστά αρχεία σχεδίασης και αρχεία testbench, ώστε να διατηρείται καθαρός διαχωρισμός μεταξύ της υλοποίησης και της επαλήθευσης του συστήματος. Κάθε βασική λειτουργική μονάδα υλοποιήθηκε ως ανεξάρτητο module.

1.1 Αρχεία Υλοποίησης

- alu.v: Υλοποίηση της 32-bit μονάδας αριθμητικών και λογικών πράξεων.
- calc.v: Υλοποίηση της αριθμομηχανής με accumulator.
- calc_enc.v: Συνδυαστικό κύκλωμα παραγωγής του σήματος alu_op.
- regfile.v: Αρχείο καταχωρητών.
- mac_unit.v: Μονάδα πολλαπλασιασμού–συσσώρευσης.
- nn.v: Κύρια μονάδα του νευρωνικού επιταχυντή.
- rom.v: Μνήμη μόνο ανάγνωσης για βάρη και σταθερούς όρους.
- rom_bytes.data: Αρχικοποίηση περιεχομένου της ROM.
- nn_model.v: Μοντέλο αναφοράς για επαλήθευση αποτελεσμάτων.

1.2 Αρχεία Επαλήθευσης

Για την επαλήθευση της ορθής λειτουργίας των παραπάνω μονάδων, υλοποιήθηκαν ξεχωριστά αρχεία testbench. Τα testbenches ελέγχουν τόσο τη βασική λειτουργικότητα των μονάδων όσο και ειδικές περιπτώσεις, όπως reset, overflow ή zero.

- `calc_tb.v`
- `tb_nn.v`

2. Άσκηση 1 - Μονάδα Αριθμητικών και Λογικών Πράξεων (ALU)

2.1 Περιγραφή και Προδιαγραφές

Η πρώτη άσκηση της εργασίας αφορά την υλοποίηση μιας μονάδας αριθμητικών και λογικών πράξεων πλάτους 32 bit. Η ALU αποτελεί βασικό δομικό στοιχείο του συνολικού συστήματος, καθώς επαναχρησιμοποιείται τόσο στην αριθμομηχανή της Άσκησης 2 όσο και στις άλλες της εργασίας.

Η μονάδα δέχεται δύο προσημασμένες εισόδους (op1, op2) και ένα σήμα ελέγχου (alu_op), το οποίο καθορίζει τη λειτουργία που θα εκτελεστεί. Η έξοδος της ALU είναι το αποτέλεσμα της πράξης, καθώς και βοηθητικά flags για την ανίχνευση μηδενικού αποτελέσματος και υπερχείλισης.

2.2 Υποστηριζόμενες Λειτουργίες

Η υλοποιημένη ALU υποστηρίζει αριθμητικές, λογικές και πράξεις ολίσθησης. Η επιλογή της λειτουργίας γίνεται μέσω του σήματος alu_op, το οποίο κωδικοποιεί τις πράξεις σύμφωνα με την εκφώνησης.

- Πρόσθεση (ADD)
- Αφαίρεση (SUB)
- Πολλαπλασιασμός (MUL)
- Λογικές πράξεις: AND, OR, XOR, NAND, NOR
- Λογική ολίσθηση αριστερά και δεξιά (LSL, LSR)
- Αριθμητική ολίσθηση αριστερά και δεξιά (ASL, ASR)

2.3 Υλοποίηση της ALU

Η ALU υλοποιήθηκε ως συνδυαστικό κύκλωμα, χρησιμοποιώντας μπλοκ always. Για κάθε δυνατή τιμή του σήματος alu_op επιλέγεται η αντίστοιχη πράξη μέσω δομής case.

Για τις αριθμητικές πράξεις πρόσθεσης και αφαίρεσης υλοποιήθηκε έλεγχος υπερχείλισης (overflow) για προσημασμένους αριθμούς, ενώ για τον πολλαπλασιασμό χρησιμοποιήθηκε ενδιάμεσο αποτέλεσμα μεγαλύτερου πλάτους. Επιπλέον, παράγεται σήμα zero, το οποίο ενεργοποιείται όταν το τελικό αποτέλεσμα της ALU είναι μηδενικό.

2.4 Επαλήθευση Λειτουργίας

Η ορθή λειτουργία της ALU επαληθεύτηκε μέσω κατάλληλων testbenches, στα οποία ελέγχθηκαν βασικές περιπτώσεις λειτουργίας για κάθε υποστηριζόμενη πράξη. Ιδιαίτερη έμφαση δόθηκε σε προσημασμένες πράξεις, καθώς και σε περιπτώσεις μηδενικού αποτελέσματος και υπερχείλισης.

3. Άσκηση 2 - Υλοποίηση Αριθμομηχανής με Accumulator

3.1 Περιγραφή Συστήματος

Στη δεύτερη άσκηση της εργασίας υλοποιείται μια απλή αριθμομηχανή βασισμένη σε accumulator, η οποία αξιοποιεί τη μονάδα ALU που σχεδιάστηκε στην Άσκηση 1. Η αριθμομηχανή επιτρέπει την εκτέλεση αριθμητικών και λογικών πράξεων μεταξύ του περιεχομένου του accumulator και μιας εξωτερικής εισόδου, η οποία δίνεται μέσω διακοπτών.

Η επιλογή της πράξης πραγματοποιείται μέσω συνδυαστικής λογικής, ενώ το αποτέλεσμα της ALU αποθηκεύεται στον accumulator συγχρονισμένα με το ρολόι. Το σύστημα υποστηρίζει επίσης επαναφορά (reset) του accumulator.

3.2 Datapath και Έλεγχος

Το datapath της αριθμομηχανής αποτελείται από τον accumulator, τη μονάδα ALU και ένα συνδυαστικό κύκλωμα παραγωγής του σήματος ελέγχου alu_op. Οι είσοδοι του accumulator και των διακοπτών επεκτείνονται σε 32 bit ώστε να είναι συμβατές με την ALU.

Η αποθήκευση του αποτελέσματος στον accumulator πραγματοποιείται κατά τη θετική ακμή του ρολογιού, όταν ενεργοποιείται το σήμα btnc, ενώ το σήμα btnac μηδενίζει τον accumulator.



Σχ. 1: Διάγραμμα ροής της αριθμομηχανής.

3.3 Συνδυαστικό Κύκλωμα Επιλογής Πράξης

Η επιλογή της λειτουργίας της ALU γίνεται μέσω του module calc_enc, το οποίο υλοποιεί συνδυαστικό κύκλωμα σε επίπεδο λογικών πυλών. Τα σήματα εισόδου btnl, btnr και btnd κωδικοποιούνται σε έναν 4-bit κωδικό alu_op, σύμφωνα με τα σχήματα που δίνονται στην εκφώνηση της άσκησης.

3.4 Επαλήθευση και Testbench

Για την επαλήθευση της σωστής λειτουργίας της αριθμομηχανής υλοποιήθηκε κατάλληλο testbench, το οποίο ακολουθεί τον πίνακα δοκιμών της εκφώνησης. Για κάθε δοκιμή εφαρμόζονται συγκεκριμένοι συνδυασμοί στα σήματα ελέγχου και στις εισόδους, ενώ το περιεχόμενο του accumulator ελέγχεται πριν και μετά την εκτέλεση κάθε πράξης. Διασφαλίστηκε η ορθή λειτουργία της επιλογής πράξης και της αποθήκευσης του αποτελέσματος.

3.5 Κυματομορφές Προσομοίωσης

Στο Σχήμα παρουσιάζονται κυματομορφές προσομοίωσης της αριθμομηχανής. Αρχικά φαίνεται η ενεργοποίηση του σήματος reset, το οποίο μηδενίζει τον accumulator. Στη συνέχεια απεικονίζονται πράξεις όπως πρόσθεση, λογική πράξη XOR και ολίσθηση, όπου παρατηρείται η σωστή ενημέρωση του accumulator συγχρονισμένα με το ρολόι.



Σχήμα 3.5: Κυματομορφές προσομοίωσης αριθμομηχανής

4. Άσκηση 3 - Αρχείο Καταχωρητών (Register File)

4.1 Περιγραφή της Άσκησης

Στην Άσκηση 3 υλοποιήθηκε ένα αρχείο καταχωρητών, το οποίο αποτελεί βασικό δομικό στοιχείο του νευρωνικού επιταχυντή. Το register file χρησιμοποιείται για την αποθήκευση δεδομένων, όπως βάρη και biases, τα οποία απαιτούνται κατά τους υπολογισμούς του συστήματος. Η μονάδα περιλαμβάνει 16 καταχωρητές πλάτους 32 bit και υποστηρίζει ταυτόχρονη ανάγνωση από τέσσερις διαφορετικές θύρες, καθώς και εγγραφή δεδομένων μέσω δύο θυρών εγγραφής. Όλοι οι καταχωρητές μηδενίζονται μέσω ασύγχρονου ενεργού-χαμηλού σήματος επαναφοράς.

4.2 Περιγραφή Σημάτων και Λειτουργίας

Η μονάδα διαθέτει είσοδο ρολογιού (clk) και σήμα επαναφοράς (resetn). Παρέχονται τέσσερις θύρες ανάγνωσης, καθεμία από τις οποίες δέχεται διεύθυνση καταχωρητή και επιστρέφει τα αντίστοιχα δεδομένα. Επίσης, υπάρχουν δύο θύρες εγγραφής, μέσω των οποίων μπορούν να εγγραφούν δεδομένα σε καταχωρητές, όταν το σήμα ελέγχου εγγραφής (write) είναι ενεργό.

4.3 Λειτουργία Εγγραφής και Ανάγνωσης

Η εγγραφή δεδομένων στους καταχωρητές πραγματοποιείται κατά τη θετική ακμή του ρολογιού, εφόσον το σήμα write είναι ενεργό. Σε περίπτωση που η διεύθυνση εγγραφής συμπίπτει με κάποια από τις διευθύνσεις ανάγνωσης, δίνεται προτεραιότητα στα δεδομένα εγγραφής, σύμφωνα με την εκφώνηση της άσκησης. Η ανάγνωση των καταχωρητών υλοποιείται συνδυαστικά, επιτρέποντας την άμεση εμφάνιση των αποθηκευμένων τιμών στις εξόδους readData1 έως readData4.

4.4 Αρχικοποίηση και Reset

Κατά την ενεργοποίηση του σήματος επαναφοράς (resetn = 0), όλοι οι καταχωρητές μηδενίζονται ασύγχρονα. Με τον τρόπο αυτό εξασφαλίζεται ότι το σύστημα ξεκινά πάντοτε από γνωστή κατάσταση.

4.5 Επαλήθευση Λειτουργίας

Η ορθή λειτουργία της μονάδας επαληθεύτηκε μέσω προσομοίωσης, κατά την οποία ελέγχθηκαν περιπτώσεις επαναφοράς, εγγραφής και ανάγνωσης δεδομένων, καθώς και η σωστή διαχείριση σύγκρουσης μεταξύ εγγραφής και ανάγνωσης στην ίδια διεύθυνση. Τα αποτελέσματα της προσομοίωσης επιβεβαίωσαν τη σωστή λειτουργία του αρχείου καταχωρητών.

5. Άσκηση 4 – Νευρωνικός Επιταχυντής (NN Accelerator)

5.1 Περιγραφή Άσκησης

Στην παρούσα άσκηση υλοποιήθηκε ένας απλός νευρωνικός επιταχυντής. Ο επιταχυντής αποτελείται από διαδοχικά στάδια επεξεργασίας, τα οποία εκτελούνται σειριακά μέσω μιας μηχανής πεπερασμένων καταστάσεων (FSM).

Η αρχιτεκτονική περιλαμβάνει:

- προεπεξεργασία των εισόδων,
- υπολογισμούς πολλαπλασιασμού–συσσώρευσης (MAC),
- μεταεπεξεργασία του αποτελέσματος,
- καθώς και μηχανισμούς ανίχνευσης overflow και μηδενικών αποτελεσμάτων.

5.2 Επιλογή και Τύπος FSM

Για την υλοποίηση του νευρωνικού επιταχυντή επιλέχθηκε **FSM τύπου Moore**. Στο Moore FSM, οι έξοδοι εξαρτώνται μόνο από την τρέχουσα κατάσταση και όχι άμεσα από τις εισόδους, γεγονός που προσφέρει:

- πιο προβλέψιμη χρονική συμπεριφορά,
- καλύτερο συγχρονισμό με το ρολόι,
- καθαρότερο διαχωρισμό μεταξύ λογικής ελέγχου του συστήματος και datapath.

Η επιλογή αυτή κρίθηκε κατάλληλη, καθώς κάθε στάδιο επεξεργασίας αντιστοιχεί σε μία σαφώς ορισμένη κατάσταση της FSM.

5.3 Περιγραφή Καταστάσεων FSM

Η FSM αποτελείται από τις παρακάτω καταστάσεις:

- **ST_DEACTIVATED**: Αρχική κατάσταση. Το σύστημα παραμένει ανενεργό μέχρι να δοθεί σήμα enable.
- **ST_LOADING**: Φόρτωση των weights και biases από τη ROM στο register file.
- **ST_PREPROC**: Προεπεξεργασία των εισόδων μέσω αριθμητικών ολισθήσεων.
- **ST_INPUT_L**: Υπολογισμοί MAC για το input layer.
- **ST_OUTPUT_L**: Υπολογισμοί MAC για το output layer.
- **ST_POSTPROC**: Τελική μεταεπεξεργασία του αποτελέσματος.
- **ST_IDLE**: Κατάσταση αναμονής μέχρι νέο enable.

Σε περίπτωση overflow σε οποιοδήποτε στάδιο, η FSM μεταβαίνει άμεσα στην κατάσταση **ST_IDLE**, παράγοντας κορεσμένο αποτέλεσμα.

5.4 Διάγραμμα Καταστάσεων FSM



5.5 Datapath και Ενδιάμεσοι Καταχωρητές

Η επεξεργασία των δεδομένων υλοποιείται με τη χρήση ενδιάμεσων καταχωρητών (inter_1 έως inter_5), οι οποίοι αποθηκεύουν τα αποτελέσματα κάθε σταδίου.

Η επιλογή αποθήκευσης των ενδιάμεσων δεδομένων σε ξεχωριστούς registers έγινε για:

- απλούστερη σχεδίαση του datapath,
- μείωση της πολυπλοκότητας με λιγότερες αναγνώσεις και εγγραφές στο register file,
- πιο καθαρή αντιστοίχιση δεδομένων με τα στάδια της FSM.

5.6 Ανίχνευση Overflow και Zero Flags

Σε κάθε στάδιο επεξεργασίας ελέγχονται:

- overflow flags (ovf_this_stage)
- zero flags (zero_this_stage)

Σε περίπτωση που εντοπιστεί overflow ή μηδενικό αποτέλεσμα:

- ενεργοποιούνται τα συνολικά flags total_ovf και total_zero,
- αποθηκεύεται η κατάσταση της FSM στην οποία εμφανίστηκε για πρώτη φορά το γεγονός,
- το αποτέλεσμα κορεσμού τίθεται σε προκαθορισμένη τιμή.

5.7 Κυματομορφές Προσομοίωσης Νευρωνικού Επιταχυντή



Σχήμα 5.7α: *Κυματομορφές FSM και σημάτων ελέγχου*



Σχήμα 5.7β: *Τελική έξοδος και flags του νευρωνικού επιταχυντή*

Στο Σχήμα 5.7 παρουσιάζονται οι κυματομορφές προσομοίωσης του νευρωνικού επιταχυντή. Αρχικά ενεργοποιείται το σήμα reset και στη συνέχεια, με την ενεργοποίηση του enable, το FSM διατρέχει διαδοχικά τα στάδια PREPROC, INPUT_L, OUTPUT_L και POSTPROC. Μετά την ολοκλήρωση της επεξεργασίας, το σύστημα επιστρέφει στην κατάσταση IDLE. Παράλληλα απεικονίζονται τα flags overflow και zero, καθώς και τα FSM stages στα οποία εμφανίστηκαν.

5.8 Επαλήθευση Λειτουργίας Νευρωνικού Επιταχυντή

Η επαλήθευση της λειτουργίας του νευρωνικού επιταχυντή πραγματοποιήθηκε μέσω προσομοίωσης στο περιβάλλον Questa. Κατά την προσομοίωση εφαρμόστηκαν διαφορετικά σύνολα εισόδων, τα οποία ενεργοποιούν τον επιταχυντή μέσω του σήματος enable. Παρατηρείται ότι το FSM ακολουθεί σωστά τη διαδοχή των καταστάσεων PREPROC, INPUT_L, OUTPUT_L και POSTPROC, πριν επιστρέψει στην κατάσταση IDLE.

Η τελική έξοδος (final_output) ενημερώνεται μετά την ολοκλήρωση όλων των σταδίων, ενώ τα flags total_ovf και total_zero ενεργοποιούνται μόνο όταν προκύψει overflow ή μηδενικό αποτέλεσμα σε κάποιο στάδιο. Επιπλέον, τα σήματα ovf_fsm_stage και zero_fsm_stage καταγράφουν σωστά το FSM στάδιο στο οποίο εμφανίστηκε για πρώτη φορά το αντίστοιχο γεγονός.

Τα αποτελέσματα της προσομοίωσης συμφωνούν με την αναμενόμενη λειτουργία του συστήματος, επιβεβαιώνοντας την ορθότητα της υλοποίησης.

6. Συμπεράσματα

Στην παρούσα εργασία υλοποιήθηκε και προσομοιώθηκε ένα σύνολο ψηφιακών μονάδων, οι οποίες συνθέτουν έναν απλοποιημένο νευρωνικό επιταχυντή. Αρχικά σχεδιάστηκε και επαληθεύτηκε η λειτουργία μιας αριθμομηχανής βασισμένης σε ALU και accumulator, καθώς και ενός αρχείου καταχωρητών πολλαπλών θυρών.

Στη συνέχεια, υλοποιήθηκε μια μονάδα πολλαπλασιασμού και συσσώρευσης (MAC unit), η οποία χρησιμοποιήθηκε ως βασικό δομικό στοιχείο για την υλοποίηση του νευρωνικού επιταχυντή. Ο επιταχυντής οργανώθηκε γύρω από μια μηχανή καταστάσεων (FSM), η οποία ελέγχει τη ροή των δεδομένων και τη διαδοχική εκτέλεση των επιμέρους σταδίων επεξεργασίας.

Μέσω προσομοίωσης επιβεβαιώθηκε η σωστή λειτουργία του συστήματος, τόσο ως προς την ακολουθία των καταστάσεων όσο και ως προς την ορθή παραγωγή του τελικού αποτελέσματος και των σημάτων κατάστασης (overflow και zero). Η εργασία αυτή ανέδειξε τη σημασία της σωστής οργάνωσης της λογικής ελέγχου και της ροής δεδομένων, καθώς και της σωστής επαλήθευσης της λειτουργίας σύνθετων ψηφιακών συστημάτων.