

【書類名】明細書

【発明の名称】ニューラルネットワークプロセッサおよび重みデータの再ダウンロード周期を算出する方法

【技術分野】

【0001】

本発明は、ニューラルネットワークプロセッサおよびニューラルネットワークプロセッサの内部メモリに記憶される重みデータを再ダウンロードする周期を算出する方法に関する。

【背景技術】

【0002】

ニューラルネットワークプロセッサ（以下NNプロセッサと称する場合がある。）は、ニューラルネットワークモデル（以下NNモデルと称する場合がある。）の推論計算を実行するプロセッサである。NNモデルは、入力データを受信する複数の第1のニューロン（ノード）と、複数の第1のニューロンとそれぞれのシナプス（エッジ）を介して接続された第2のニューロンとを有する。このような構成は、畳込演算層や全結合層と呼ばれる。そして、NNモデルでは、複数の第1のニューロンの入力データとシナプスの重みとが積和演算され、第2のニューロンの活性化関数が積和演算結果に基づき算出する活性化出力が第2のニューロンの出力となる。シナプスの重みは、ニューラルネットワークの深層学習でファインチューニングされるパラメータの一つである。

【0003】

NNプロセッサは、複数のネットワーク層を有し、各ネットワーク層が複数のニューロンを有し、各ニューロンは、前段のネットワーク層の複数のニューロンの出力を入力とし、その複数の入力とその重みを積和演算する積和演算器と、前記積和演算器の出力を入力して活性化出力を出力する活性化関数器とを有する。

【0004】

NNプロセッサは、例えばニューロンを模倣したニューロモルフィックプロセッサである。但し、NNプロセッサは、ニューロモルフィックプロセッサに限定されず、複数のニューロンをネットワーク状に接続した演算プロセッサであればよい。

【0005】

NNプロセッサは、通常、メインプロセッサとインターチップリンクを介して接続され、メインプロセッサからの複数の入力値を入力し、複数のネットワーク層が複数の入力値を入力し、各ネットワーク層のニューロンが演算を実行する（特許文献1及び2、非特許文献1）。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開2024-82516号公報

【特許文献2】特開2025-146538号公報

【非特許文献】

【0007】

【非特許文献1】Ryoji Kobayashi, Ngo-Doanh Nguyen, Abderazek Ben Abdallah, Nguyen Anh Vu Doan and Khanh N. Dang, "Approximorph: Energy-efficient Neuromorphic System with Layer-wise Approximation of Spiking Neural Networks and 3D-Stacked SRAM", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. <https://doi.org/10.1109/TCAD.2025.3597251>

【発明の概要】

【発明が解決しようとする課題】

【0008】

NNプロセッサがエッジ環境化でその演算処理を実行する場合、エッジ環境での供給電力の変動に対応して、その演算処理を適切な精度で実行することが要求される。電力変動に

に伴う電源電圧の低下により、NNプロセッサのニューラルネットワークのニューロン（ノード）の入力のシナプスに割り当てられた重み w （NNのパラメータ）のデータ値がエラー値となり、アプリケーションの精度低下を招くという問題がある。

【0009】

ニューラルネットワークのパラメータである重み w は、アプリケーションに対応した学習工程でチューニングされ、チューニングされたデータ値がNNコア内のメモリにダウンロードされ、ダウンロードされた重み値で推論処理を実行する。半導体メモリ、例えばSRAMやDRAMは、電源電圧の低下に伴い記憶中のビットがエラー値に変化する。エラー値に変化した場合、例えばエラーコレクション回路（ECC）によりビットエラーをコレクションすることができるが、全てのビットエラーを修正できるエラーコレクション回路をプロセッサチップ内に設けることは消費電力の増大やチップ面積の増大から現実的ではない。

【0010】

そこで、本発明の目的は、電源電圧の低下に伴うメモリ内の重みデータの値の劣化を抑制することができるニューラルネットワークプロセッサおよび重みデータの再ダウンロード周期を算出する方法を提供することにある。

【課題を解決するための手段】

【0011】

上記目的を達成するための本発明のニューラルネットワークプロセッサは、ネットワークオンチップを介して接続する複数のニューラルコンピューティングコアを有するニューラルネットワークプロセッサであって、各ニューラルコンピューティングコアは、演算器を有する複数のニューロンと、各ニューロンの重みデータを記憶する内部メモリとを含み、前記複数のニューラルコンピューティングコアはチップ間接続を介してホストプロセッサチップと接続し、前記内部メモリに記憶される重みデータは、実行されるアプリケーションの出力データの品質値と供給電力の大きさに応じて決定された再ダウンロード周期に従って前記ホストプロセッサチップより周期的に再ダウンロードされ、再ダウンロードした重みデータに前記内部メモリは書き換えられることを特徴とする。

【0012】

本発明の重みデータの再ダウンロード周期を算出する方法は、ネットワークオンチップを介して接続する複数のニューラルコンピューティングコアを有するニューラルネットワークプロセッサであって、各ニューラルコンピューティングコアは、演算器を有する複数のニューロンと、各ニューロンの重みデータを記憶する内部メモリとを含む前記ニューラルネットワークプロセッサにおける、前記内部メモリに記憶される前記重みデータを再ダウンロードする周期をコンピュータ装置により算出する方法であって、前記コンピュータ装置は、前記重みデータにデータエラーを与えて前記アプリケーションを実行させ、与えられたデータエラーに対応する前記アプリケーションの出力の品質値を測定し、前記重みデータに与えられたデータエラーの割合であるエラーレートとアプリケーションの出力の品質値との第1の対応関係を取得し、前記第1の対応関係に基づいて、要求されるアプリケーションの品質値に対応する第1のエラーレートを決定し、あらかじめ与えられる供給電力とエラーレートとの第2の対応関係に基づいて、供給電力に対応する第2のエラーレートを決定し、前記第1のエラーレートと前記第2のエラーレートに基づいて、ニューラルネットワークプロセッサの内部メモリに記憶される重みデータを再ダウンロードする周期を算出することを特徴とする。

【発明の効果】

【0013】

本発明によれば、ニューラルネットワークプロセッサに供給される電力（電源電圧）の大きさに応じて、重みデータを記憶する内部メモリ（重みメモリ）に重みデータを再ダウンロードする周期を算出することができる。再ダウンロード周期は、供給電力（電源電圧）の低下により、実行中のアプリケーションの出力データの品質値が所定の要求品質を下回らないように算出され、電源電圧の低下に伴うメモリ内の重みデータの値の劣化を抑制することができる。

【図面の簡単な説明】

【0014】

【図1】ニューラルネットワークプロセッサ（NNプロセッサ）の構成例を示す図である。

【図2】ニューラルネットワークの概略モデル例を示す図である。

【図3】電源電圧の低下による重みデータの変化と本発明の実施の形態における重みデータの再ダウンロード処理を説明する図である。

【図4】本実施の形態における重みデータの再ダウンロード処理の全体フローチャートである。

【図5】品質値の推定モデルを生成処理のフローチャートである。

【図6】品質値の推定モデルを説明する図である。

【図7】再ダウンロード周期の算出処理のフローチャートである。

【図8】NNプロセッサの内部メモリに供給される電源電圧の値と内部メモリ固有のエラーレートの対応関係例を示す図である。

【発明を実施するための形態】

【0015】

以下、図面を参照して本発明の実施の形態について説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。本発明の実施の形態について、具体的な図に基づいて説明する。

【0016】

ニューラルネットワークプロセッサ（以下、NNプロセッサと称する場合がある。）は、入力データとニューラルネットワークの重み等のパラメータの畳み込み演算を実行し、その重みのデータはNNプロセッサの内部メモリに記憶されている。本実施の形態例では、アプリケーションプログラム（以下、「アプリケーション」と称する）実行中において、NNプロセッサの内部メモリに記憶される重みデータを再ダウンロードして書き換える処理、及びNNプロセッサに供給される電力の大きさに応じて、この重みデータを再ダウンロードするタイミング周期を、算出する処理について説明する。

【0017】

図1は、ニューラルネットワークプロセッサ（NNプロセッサ）の構成例を示す図である。また、図2は、ニューラルネットワークの概略モデル例を示す図である。

【0018】

図1に示したNNプロセッサ101は、一例として、ニューロモーフィックプロセッサであり、マトリクス状に配置された複数のニューラルコンピューティングコア102と、コア間の通信を可能にする二次元メッシュ状のネットワークオンチップ103とを有する。NNプロセッサ101は、チップ間接続108を介してホストプロセッサチップ109に接続される。

【0019】

ニューラルコンピューティングコア102は、ネットワークインターフェース（NI）104と、重みメモリ（WM）105と、それぞれ演算器を有するニューロンアレイ（NA）106を有する。ネットワークインターフェース104は、ルータ107に接続され、ニューラルコンピューティングコア102とネットワークオンチップ103の間の通信のインターフェース処理を実行する。各ニューラルコンピューティングコア102に設けられたルータ107は、ネットワークオンチップ103に設けられ、ネットワークオンチップ103を伝播する通信を宛先のコアの方向にルーティングする。更に、ルータ107は、コア宛の通信をそのコアの方向にルーティングする。

【0020】

前述のとおり、コアのネットワークインターフェース104が、ネットワークオンチップ103からルータ107によりルーティングされた入力を受信する。この入力は、例えば、ホストプロセッサ109が命令をデコードして発行した演算要求である。ネットワークオンチップ103は、受信した演算要求をデコードし、ニューロンアレイ106と重みメモリ105にデコードされた要求を送信する。それぞれの要求に基づいて、重みメモリ105は重みを読み出

してニューロンアレイに送信し、ニューロンアレイ106は、要求に含まれる入力データと読み出された重みデータについて、要求に含まれた演算を実行する。演算結果は符号化されてルータ107に返信され、次の宛先のニューラルコンピューティングコア102に転送される。

【0021】

ニューロンアレイ106は、複数(N個)の物理ニューロン110を有し、識別番号 $SN_1 \sim SN_N$ にインデックス付けされる。複数の物理ニューロン110は、ニューラルネットワーク内の複数のニューロンに対応付けられる。重みメモリ105は、複数の重みメモリブロック(WMB)111を有し、各メモリブロック111に記憶される重みデータは、ニューラルネットワーク内のニューロン間のエッジに対応付けられる。重みメモリ105は所定の低電圧下でも動作する。これらの対応付けはホストプロセッサチップ109により行われ、ホストプロセッサチップ109は、この対応付けに基づいて演算要求を発行し、演算要求の宛先のニューラルコンピューティングコア102に送信する。このように、ホストプロセッサチップ109は、NNプロセッサ101にニューラルネットワークのニューロン間を接続するエッジの重みをマッピングし、NNプロセッサ101にニューラルネットワークの学習や推論の演算など各種アプリケーションを実行させる。

【0022】

図2に示すように、ニューラルネットワーク201は複数のニューロンモデル202で構成される。ニューラルネットワーク201は有向グラフとして表現され、各ノードはニューロン202に対応する。矢印206は2つのニューロン202間の通信を表す。この通信は、あるニューロン202の出力データ207を別のニューロンの入力データ203として伝達する。演算器を有するニューロン202内部では、入力は蓄積関数204を用いて蓄積され、出力は活性化関数205を用いて決定される。ここで開示するニューラルネットワーク201は、特定の有向グラフ、活性化関数、蓄積関数に限定されない。

【0023】

図1に戻って、各物理ニューロン110は、演算器を有し、要求された演算を実行する。物理ニューロン110は、ネットワークインターフェース104から入力データ等を含む要求を受信し、重みメモリ105から演算要求に基づいて読み出された重みデータを受信する。そして物理ニューロン110は、入力データと重みデータを使用して要求された演算を実行する。

【0024】

要求された演算が畳み込み演算の場合、演算を実行する物理ニューロン110は、入力ニューロンから送信された入力データと、入力ニューロンのエッジに対応する重みデータを受信する。そして、演算を実行する物理ニューロン110は、入力データと重みデータの積和演算を実行し、ニューロンモデルの活性化関数に積和演算結果を入力して実行し、その演算結果を出力する。物理ニューロンの演算は、例えばNNプロセッサ内のクロックサイクルに同期して実行され、演算結果は次の演算実行対象の物理ニューロンに送信される。

【0025】

即ち、M個の入力ニューロンから送信された入力データを $input_1 \sim input_M$ 、各エッジの重みを $weight_1 \sim weight_M$ 、活性化関数を $f_{activation}$ とすると、演算を実行する物理ニューロンの出力 $output$ は次のとおりである。

$$output = f_{activation} \left(\sum_{i=1-M} input_i * weight_i \right)$$

ここで、Mは入力データの数、重みの数である。活性化関数はReLU関数などである。

【0026】

図3は、電源電圧の低下による重みデータの変化と本発明の実施の形態における重みデータの再ダウンロード処理を説明する図である。図3(a)は重みデータの変化の状態を示し、例えば、一つのニューラルコンピューティングコア102の重みメモリ105の一つの重みメモリブロック111-1のみの変化の状態が示されるが、全ての重みメモリ105について、重みデータのダウンロード処理により、重みデータ(ここでは、例えば[ABC])が書き込まれ、保存される。さらに、図3(b)のタイムラインに示すように、全ての重みメモリ

105について、重みデータは、所定の再ダウンロード周期304の間隔毎に、再ダウンロードタイミング302において、周期的に再ダウンロードされ、重みデータが再度書き込まれる。

【0027】

重みメモリブロック111-1は、電源電圧の低下によるノイズの影響で不安定となり、エラーレート上昇などに起因して、重みデータの再ダウンロード周期よりも短いタイミングで、重みメモリブロック111-1の重みデータが正しい値[ABC]から例えば誤った値[XYZ]に変化する重みデータエラーに生じる場合がある。重みデータエラーが生じると、アプリケーションの出力データにもエラーが生じ、その品質が低下する。本発明では、重みデータエラーによるアプリケーションの出力データの品質が所定の要求品質レベルを下回らないように、重みデータの再ダウンロード周期を算出し、NNプロセッサは、この算出された再ダウンロード周期により重みデータの再ダウンロード処理を実行する、再ダウンロード周期毎に、重みデータは重みメモリに書き戻される。これにより重みメモリに正しい値が復元される。正確な書き込みタイミングは周期サイクル内で柔軟に設定可能である。書き込み時間はニューロンが計算から解放されているときが好ましい。

【0028】

図4は、本実施の形態における重みデータの再ダウンロード処理の全体フローチャートである。アプリケーションを実行する前の事前処理として、重みデータに意図的にデータエラーを与えてアプリケーションのテスト実行を複数回繰り返し、そのアプリケーションの出力データの品質値を測定し、その品質値と重みデータのエラーレートとの対応関係を表す推定モデルを生成する(S401)。アプリケーションの出力データの品質値は、アプリケーションの実際の出力データが正しい出力データとなる頻度、回数または割合に相当する値である。品質値の推定モデルは、アプリケーションの出力データの品質値と、重みデータのエラーレート（重みデータが誤った値となる割合）との対応関係情報を含む。推定モデルの生成については、後述の図5および図6において説明する。

【0029】

また、推定モデルを生成すると、推定モデルを用いて再ダウンロード周期を算出し、決定する(S402)。再ダウンロード周期の算出処理については、後述の図7において説明する。再ダウンロード周期の算出処理は、NNプロセッサ101と接続する外部のコンピュータ装置によって実行される。算出された再ダウンロード周期のデータは、当該外部コンピュータ装置（リモートデバイス）またはNNプロセッサを搭載するエッジデバイスなどの所定の記憶装置に保存され、そこからダウンロードされる。

【0030】

アプリケーションを実行する処理段階において、NNプロセッサ101は、アプリケーションを実行している間、上記のS402で決定された再ダウンロード周期に従って、重みデータを周期的に再ダウンロードし、重みメモリ105のデータは周期的に書き換えられる(S403)。決定した再ダウンロード周期による重みデータの再ダウンロード処理は、アプリケーションの実行が終了するまで繰り返し継続される(S404)。

【0031】

図5は、品質値の推定モデルを生成処理のフローチャートである。図6は、品質値の推定モデルを説明する図である。図5において、重みデータに好ましくはランダムにデータエラーを与えてアプリケーションをテスト実行する(S501)。与えられたデータエラーに対するアプリケーションの品質を評価する(S502)。具体的には、アプリケーションの出力データの誤りの有無について判定する。与えられたデータエラーのエラーレートと品質値はテスト結果として記録される(S503)。上記S501-S503の処理は複数回繰り返される（モンテカルロシミュレーション）(S504)。アプリケーションのテスト実行が終了すると、記録されたテスト結果に基づいて推定モデルを生成する(S505)。

【0032】

図6(a)はテスト結果の例を示す。テスト結果は、複数回のテストについて、エラーレートと品質値の対応データを含む。図6(b)に示すように、テスト結果に基づいて、

例えば最小二乗法を用いた回帰分析処理を実施し、図6(c)に例示されるようなエラーレートと品質値の対応関係(第1の対応関係)を求める。

【0033】

図7は、再ダウンロード周期の算出処理のフローチャートである。まず、アプリケーションに要求する最低限の品質値(最小の品質値)を決定し(S701)。要求する品質値に対応するエラーレートを求める(S702)。例えば、要求する品質値を80%と設定した場合、上述の図6(b)及び図6(c)のエラーレートと品質値の対応関係に基づいて、要求する品質値に対応するエラーレートを取得する(S702)。

【0034】

そして、次式に基づいて再ダウンロード周期 $T_{interval}$ を算出する(S703)。

$$T_{interval} = \frac{(2 - \gamma) \times \text{Error Rate 1}}{\text{Error Rate 2}} \times T_{uni}$$

【0035】

γ は定数であり、算出される再ダウンロード周期の値を調整するものであり、基準値は1である。 $1 < \gamma < 2$ の場合は、要求する品質値よりも高くなるような再ダウンロード周期が設定され、 $0 < \gamma < 1$ の場合は、要求する品質値を下回る再ダウンロードを周期に設定される。 T_{unit} は単位時間である。

【0036】

Error Rate 1は、上記S702で求めた要求する品質値に対応するエラーレートであり、Error Rate 2は、NNプロセッサの内部メモリに固有の特性を表す既知のエラーレートであり、このError Rate 2は、供給電力の大きさすなわち電源電圧の大きさに応じたエラーレートが設定されており、アプリケーション実行時の電源電圧に対応するエラーレートが選択される。

【0037】

図8は、NNプロセッサの内部メモリに供給される電力(印加される電源電圧)の値と内部メモリ固有のエラーレート(Error Rate 2)の対応関係例(第2の対応関係)を示す図である。内部メモリ固有のエラーレートは、電源電圧が低下するにしたがって上昇する傾向を有し、電源電圧とエラーレートとの対応関係を近似する近似式を求めて、電源電圧に対応するエラーレートを求めることができる。アプリケーションを実行する前、またはアプリケーションを実行中に、電源電圧の値を取得し、その電源電圧に対応するエラーレート(Error Rate 2)を選択し、上記(1)式に基づいて、再ダウンロード周期を求めることで、電源電圧が低下した場合であっても、アプリケーションの出力データの品質値を要求する品質値に維持することができる。また、電圧低下により重みデータにエラーが生じた場合であっても、適切な再ダウンロード周期により、正しく書き換えられ、要求された品質値が担保される。

【0038】

好ましくは、アプリケーションの実行前に、NNプロセッサへの供給電力(電圧)があらかじめ推定され、それに基づいて、1回のみ再ダウンロード周期が算出され、アプリケーション実行中は、その再ダウンロード周期が適用される。また、アプリケーション実行中に、リアルタイムに電源電圧をモニタリングし、電源電圧の変動に応じて、再ダウンロード周期を再算出し、その再算出した再ダウンロード周期をニューラルネットワークプロセッサに適用することで、再ダウンロード周期を動的に最適化することができる。

【0039】

本発明は、上記実施の形態に限定されるものではなく、本発明の分野における通常の知識を有する者であれば想到し得る、各種変形、修正を含む、本発明の要旨を逸脱しない範囲の設計変更があっても、本発明に含まれることは勿論である。

【符号の説明】

【0040】

101:ニューラルネットワークプロセッサ、102:ニューラルコンピューティングコア、
103:ネットワークオンチップ、104:ネットワークインターフェース、105:重みメモリ
、106:ニューロンアレイ、107:ルータ、108:チップ間接続、109:ホストプロセッサチ
ップ、110:物理ニューロン、111:重みメモリブロック、201:ニューラルネットワーク
、202:ニューロンモデル、203:入力データ、204:蓄積関数、205:活性化関数、206:
矢印、207:出力データ、302:再ダウンロードタイミング、304:再ダウンロード周期

【書類名】特許請求の範囲

【請求項 1】

ネットワークオンチップを介して接続する複数のニューラルコンピューティングコアを有するニューラルネットワークプロセッサであって、

各ニューラルコンピューティングコアは、演算器を有する複数のニューロンと、各ニューロンの重みデータを記憶する内部メモリとを含み、

前記複数のニューラルコンピューティングコアはチップ間接続を介してホストプロセッサチップと接続し、

前記内部メモリに記憶される重みデータは、実行されるアプリケーションの出力データの品質値と供給電力の大きさに応じて決定された再ダウンロード周期に従って前記ホストプロセッサチップより周期的に再ダウンロードされ、再ダウンロードした重みデータに前記内部メモリは書き換えられることを特徴とするニューラルネットワークプロセッサ。

【請求項 2】

ネットワークオンチップを介して接続する複数のニューラルコンピューティングコアを有するニューラルネットワークプロセッサであって、各ニューラルコンピューティングコアは、演算器を有する複数のニューロンと、各ニューロンの重みデータを記憶する内部メモリとを含む前記ニューラルネットワークプロセッサにおける、前記内部メモリに記憶される前記重みデータを再ダウンロードする周期をコンピュータ装置により算出する方法であって、前記コンピュータ装置は、

前記重みデータにデータエラーを与えて前記アプリケーションを実行させ、与えられたデータエラーに対応する前記アプリケーションの出力の品質値を測定し、

前記重みデータに与えられたデータエラーの割合であるエラーレートとアプリケーションの出力の品質値との第 1 の対応関係を取得し、

前記第 1 の対応関係に基づいて、要求されるアプリケーションの品質値に対応する第 1 のエラーレートを決定し、

あらかじめ与えられる供給電力とエラーレートとの第 2 の対応関係に基づいて、供給電力に対応する第 2 のエラーレートを決定し、

前記第 1 のエラーレートと前記第 2 のエラーレートに基づいて、ニューラルネットワークプロセッサの内部メモリに記憶される重みデータを再ダウンロードする周期を算出することを特徴とする再ダウンロード周期算出方法。

【請求項 3】

前記重みデータにランダムにデータエラーを与えて前記アプリケーションを実行させ、与えられたデータエラーに対応する前記アプリケーションの出力の品質値を測定するテスト処理を繰り返し、与えられたデータエラーのエラーレートと前記アプリケーションの出力の品質値の対応関係を示す推定モデルを前記第 1 の対応関係として生成することを特徴とする請求項 2 に記載の再ダウンロード周期算出方法。

【請求項 4】

供給電力の変動に応じて、供給電力に対応する第 2 のエラーレートを決定し、前記再ダウンロード周期を再算出し、再算出された再ダウンロード周期を前記ニューラルネットワークプロセッサに適用することを特徴とする請求項 2 に記載の再ダウンロード周期算出方法。

【請求項 5】

ネットワークオンチップを介して接続する複数のニューラルコンピューティングコアを有するニューラルネットワークプロセッサであって、各ニューラルコンピューティングコアは、演算器を有する複数のニューロンと、各ニューロンの重みデータを記憶する内部メモリとを含む前記ニューラルネットワークプロセッサにおける、前記内部メモリに記憶される前記重みデータを再ダウンロードする周期をコンピュータ装置に算出させるコンピュータプログラムであって、

前記重みデータにデータエラーを与えて前記アプリケーションを実行させ、与えられたデータエラーに対応する前記アプリケーションの出力の品質値を測定する工程と、

前記重みデータに与えられたデータエラーの割合であるエラーレートとアプリケーションの出力の品質値との第1の対応関係を取得する工程と、

前記第1の対応関係に基づいて、要求されるアプリケーションの品質値に対応する第1のエラーレートを決定する工程と、

あらかじめ与えられる供給電力とエラーレートとの第2の対応関係に基づいて、供給電力に対応する第2のエラーレートを決定する工程と

前記第1のエラーレートと前記第2のエラーレートに基づいて、ニューラルネットワークプロセッサの内部メモリに記憶される重みデータを再ダウンロードする周期を算出する工程とをコンピュータ装置に実行させることを特徴とするコンピュータプログラム。

【書類名】要約書


【要約】


【課題】電源電圧の低下に伴うメモリ内の重みデータの値の劣化を抑制することができるニューラルネットワークプロセッサを提供する。

【解決手段】ニューラルネットワークプロセッサは、ネットワークオンチップを介して接続する複数のニューラルコンピューティングコアを有し、各ニューラルコンピューティングコアは、演算器を有する複数のニューロンと、各ニューロンの重みデータを記憶する内部メモリとを含み、複数のニューラルコンピューティングコアはチップ間接続を介してホストプロセッサチップと接続し、内部メモリに記憶される重みデータは、実行されるアプリケーションの出力データの品質値と供給電力の大きさに応じて決定された再ダウンロード周期に従ってホストプロセッサチップより周期的に再ダウンロードされ、再ダウンロードした重みデータに内部メモリは書き換えられる。


【選択図】図 3

【図 2】







【図 4】




【図5】



【図6】



【図 7】



【図 8】

Voltage	Error Rate
100V	0.1%
95V	0.5%
90V	1.0%
85V	1.5%
80V	2.0%
75V	2.5%
70V	3.0%
65V	3.5%
60V	4.0%
55V	4.5%