

Universidade Federal de Campina Grande Ciência da Computação

Limite prático de portas CMOS

Disciplina

Laboratório de Organização e Arquitetura de Computadores

Professor

Elmar Melcher

elmar@dsc.ufcg.edu.br

Nome **Kleber Sobrinho Matrícula:** 119210988.

kleber.sobrinho@ccc.ufcg.edu.br

Campina Grande – PB Julho de 2021

Fan-in

Fan-in é o número de entradas que uma porta lógica pode manipular. Por exemplo, o fan-in para a porta NAND, mostrado na figura abaixo, é 3.




Imagem de uma NAND de 3 entradas feita no falstad

Limite prático

Em princípio a quantidade de entradas implica na quantidade de transistores em série e em paralelo.

Exemplo: \mathbf{n} entradas $\rightarrow \mathbf{n}$ transistores em série e \mathbf{n} transistores em paralelo.

Portas lógicas com valores grandes de fan-in tendem a ser mais lentas.

Por quê?


Quanto maior a quantidade de entradas maior a quantidade de resistores em série e em paralelo. As resistências dos transistores em série por sua vez acabam sendo somadas durante o circuito, causando dois problemas:

- 1. Aumenta o atraso de chaveamento.
- 2. Aumenta a queda de tensão entre Vcc/GND e a saída.

Em consequência disso não são usadas portas NOR de 4 entradas ou portas NAND de 6 entradas.

Alternativa

Utilizar portas menores em cascata. Por exemplo, se quisermos obter uma porta NAND de 6 entradas, podemos usufruir de portas NAND de 3 entradas.



NAND de 6 entradas feita no falstad através da cascata de portas menores

Referências

https://en.wikipedia.org/wiki/Fan-in

https://wiki.ifsc.edu.br/mediawiki/index.php/AULA 16 - Eletr%C3%B4nica Digi

tal 1 - Gradua%C3%A7%C3%A3o

https://edisciplinas.usp.br/pluginfile.php/4256919/mod_resource/content/1/Slid

<u>es%20-%20Familias%20Logicas%20e%20CMOS%20%28Spina%29.pdf</u>

(Ambiente virtual de apoio à Graduação e Pós-graduação na USP)